资源列表
[VHDL编程] DDC_FPGA
说明：基于FPGA的数字下变频器（DDC）的设计,将采样得到的高速率信号变成低速率基带信号，以便进行下一步的信号处理。由NCO、数字混频器、低通滤波器和抽取滤波器四个模块组成。采用自编的加法树乘法器，提高乘法运算效率。-Design based on FPGA digital downconverter (DDC), the high-speed signal will be sampled baseband signal into a low rate for the next step in th<shengxx> 在 2025-06-19 上传 | 大小：51kb | 下载：0
[VHDL编程] 8051core-Verilog
说明：Verilog实现8051 core.基本可用，基于Altera硬件平台实际验证通过。-how to implement 8051 core via verilog.<wetta> 在 2025-06-19 上传 | 大小：51kb | 下载：0
[VHDL编程] 3freqcount
说明：高速而有效的实现频率计数器的控制器部分，整个工程全部上传-Upload all of the high-speed and efficient implementation of the controller portion of the frequency counter, the whole project<kindheart> 在 2025-06-19 上传 | 大小：51kb | 下载：0
[VHDL编程] FSK
说明：FSK（Frequency-shift keying）- 频移键控是利用载波的频率变化来传递数字信息。它是利用基带数字信号离散取值特点去键控载波频率以传递信息的一种数字调制技术。FSK（Frequency-shift keying）是信息传输中使用得较早的一种调制方式-FSK (Frequency-shift keying)- Frequency shift keying is the use of the carrier frequency to transmit digital inform<李梓玉> 在 2025-06-19 上传 | 大小：51kb | 下载：0
[VHDL编程] spi_inf_middle_filter
说明：采用spi接口读取adc数据，存储数据，将数据进行中值滤波处理，最后通过总线接口发送到dsp处理器-spi interface adc sample program with middle filter process.<陈洪杨> 在 2025-06-19 上传 | 大小：51kb | 下载：0
[VHDL编程] 8051core-Verilog
说明：用verilog语言描述的8051模型,里面包括逻辑运算单元，进位单元，存储器单元-describe the model of 8051 with verilog<胡小刚> 在 2025-06-19 上传 | 大小：51kb | 下载：0
[VHDL编程] 8051core-Verilog
说明：基于Verilog的 8051 IP核 内含 Testbench-The 8051 IP core based on Verilog<程硕> 在 2025-06-19 上传 | 大小：51kb | 下载：0
[VHDL编程] FSK-modulation-and-demodulati
说明：FSK调制与解调程序VHDL实现源代码以及仿真-FSK modulation and demodulation process and VHDL source code simulation<吴云志> 在 2025-06-19 上传 | 大小：51kb | 下载：0
[VHDL编程] 51cpldDesignSource
说明：fpga+c51的设计源码，精品收藏,整个互联网都没有几个这样的源码推荐下载-fpga+ c51 design source, Collections.The Internet are not recommended several such source code download<王蒙> 在 2025-06-19 上传 | 大小：51kb | 下载：0