资源列表
[VHDL编程] lab1_Verilog
说明：verilog lab 是一个verilog 的实验文件，是初学者的学习材料。-verilog verilog lab is an experiment file, a beginner' s learning materials.<huerpei> 在 2025-06-19 上传 | 大小：51kb | 下载：0
[VHDL编程] Convolution_filter-fpga
说明：Implementation of a 2D Convolution Filter on FPGA. Performance evaluation between CPU, GBU and FPGA<Birrax> 在 2025-06-19 上传 | 大小：51kb | 下载：0
[VHDL编程] UART-LCD12864
说明：凌阳A板串口通信，利用12864显示单片机接收的代码-Sunplus A board serial communication, use of single-chip receiver display code 12864<liuzhisheng> 在 2025-06-19 上传 | 大小：51kb | 下载：0
[VHDL编程] yingwenzimuxianshi
说明：显示0到F的十六进制数码管显示，数码管动态显示-Show 0 to F hexadecimal digital pipe display<涛涛> 在 2025-06-19 上传 | 大小：51kb | 下载：0
[VHDL编程] 3-8yuanlitu
说明：用ＶＨＤＬ能够实现输入为三输出为八的38译码器的功能-38 decoder<fengyh> 在 2025-06-19 上传 | 大小：51kb | 下载：0
[VHDL编程] 8051core-Verilog
说明：单片机8051的verilog语言的实现，供大家参考和应用-The single chip computer 8051 verilog of the realization of the language, for your reference and application<liyifan> 在 2025-06-19 上传 | 大小：51kb | 下载：0
[VHDL编程] texismoke
说明：以单片机为中央控制器，设计一台出租车计价系统。系统中的直流电源由车载电源提供，电源电压为+9V~+24V。行驶里程传感器不需要设计，假设它具有汽车每行使1km提供1000个脉冲信号的特性。显示器可以采用LED数码管或LCD液晶显示模块。 应达到的技术指标： 1、 白天、晚上分别设置不同的里程单价，两位数码显示“X.X”,并用一键控制转换及 显示； 2、 两位数码显示车辆行使的里程数“XX”； 3、 营运起步价为5.00元，当小于3公里按起步价结算，当大于3公里时，按里程单价×<yangzhen> 在 2025-06-19 上传 | 大小：51kb | 下载：0
[VHDL编程] Audio_Demo
说明：基于xilinx的音频视频嵌入式源代码，用于播放.mp3文件。-Xilinx-based audio and video embedded source code, used to play. Mp3 files.<王亚> 在 2025-06-19 上传 | 大小：51kb | 下载：0
[VHDL编程] 8051core-Verilog
说明：可以在FPGA上，实现80C51的软核，经过验证-In the FPGA to realize the soft-core 80C51, proven<Colin> 在 2025-06-19 上传 | 大小：51kb | 下载：0