资源列表

« 1 2 ... .53 .54 .55 .56 .57 2658.59 .60 .61 .62 .63 ... 4310 »

[VHDL编程CatchCadCoordinate

说明:捕获CAD中鼠表的位置坐标,用VS STADIO 开发 -catch mice CAD table position coordinates with the development of VS STADIO
<hg> 在 2025-06-19 上传 | 大小:347kb | 下载:0

[VHDL编程FPGA_clk

说明:FPGA异步时钟设计中的同步策略,需要-FPGA design of asynchronous clock synchronization strategy, the need for
<火冰> 在 2025-06-19 上传 | 大小:347kb | 下载:0

[VHDL编程verilogdesign

说明:包含大量得实例,用于学习verilog语言.-Contains a large number of examples for learning Verilog language.
<dong> 在 2025-06-19 上传 | 大小:347kb | 下载:0

[VHDL编程lwip

说明:本代码是实现了lwip协议栈,可以移植到其他类型的嵌如式操作系统上-This code is to achieve a lwIP protocol stack can be ported to other types of embedded operating systems such as the type
<张日> 在 2025-06-19 上传 | 大小:347kb | 下载:0

[VHDL编程kpjsj

说明:次源码实现一个扩频接收机系统,用VHDL语言编写,并且有完整得测试程序-Second source to achieve a spread spectrum receiver system, using VHDL language, and have a complete test procedure was
<阿军> 在 2025-06-19 上传 | 大小:347kb | 下载:0

[VHDL编程RAM

说明:曾经做过一电子竞赛课题部分,硬件描述语言VHDL做数据存储器512位存储深度,-Competition has been a subject of electronic parts, hardware descr iption language VHDL do data memory storage depth of 512,
<zengyong> 在 2025-06-19 上传 | 大小:347kb | 下载:0

[VHDL编程xapp622

说明:644 MHz SDR LVDS 发射器/接收器(verilog and doc)-644-MHz SDR LVDS Transmitter/Receiver
<wicky> 在 2025-06-19 上传 | 大小:347kb | 下载:0

[VHDL编程ALU8

说明:ALU8 is the block in Verilog Digital System Design
<Thanh> 在 2025-06-19 上传 | 大小:347kb | 下载:0

[VHDL编程vga

说明:能够通过FPGA系统进行控制,由VGA接口在电脑显示器上显示横条,竖条和棋盘图形-FPGA systems through control of the computer monitor by the VGA interface to display bar, vertical bar and board graphics
<大机子> 在 2025-06-19 上传 | 大小:347kb | 下载:0

[VHDL编程Verilog-language-in-ASIC-design

说明:Inout bidirectional port programming based on Verilog language in ASIC design
<刘权> 在 2025-06-19 上传 | 大小:346kb | 下载:0

[VHDL编程ALU

说明:This code contains three architech for only entity
<Hung> 在 2025-06-19 上传 | 大小:346kb | 下载:0

[VHDL编程ARINC429航空总线协议标准

说明:429总线,协议及相关介绍,机载航电设备通讯总线(FPGA implementation ARINC429 protocol using verilog HDL to do a complete ARINC429 communication transceiver protocol,)
<shukuang > 在 2025-06-19 上传 | 大小:346kb | 下载:0
« 1 2 ... .53 .54 .55 .56 .57 2658.59 .60 .61 .62 .63 ... 4310 »

源码中国 www.ymcn.org