[VHDL编程] 1_LAB

说明：Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT. 3. Output pins: OUT [15:0]. 4. Input signals generated from test pattern are latched in one cycle and are synchronized at clock rising edge.
<hugo> 在 2025-07-22 上传 | 大小：5.84mb | 下载：0

[VHDL编程] Top_SD

说明：基于FPGA的SD卡驱动程序，简单的读写模块-FPGA-based SD card driver
<DAMU> 在 2025-07-22 上传 | 大小：5.86mb | 下载：0

[VHDL编程] Verilog-HDL

说明：这是关于VERILOG HDL的有限状态机的源码，大家参考参考，应该有好处的。-This is about VERILOG HDL source code for finite state machines, we refer to the reference, it should be good.
<罗啰> 在 2025-07-22 上传 | 大小：5.84mb | 下载：0

[VHDL编程] ddr_100Mhz_2011.03.12

说明：这个工程是用xilinx的MIG生成的对于spartan 3E的实验板的ddr的控制器，我已经能够在上面修改之后加入自己的思想，包括两个dcm的模块。-This project is the MIG generated by xilinx spartan 3E development board for the ddr controller, I have been able to modify the above by adding his own ideas, including the t
<张元甲> 在 2025-07-22 上传 | 大小：5.85mb | 下载：0

[VHDL编程] Signal-Processing

说明：这是一本信号处理的英文经典教程。相对国内的信号处理教程来说，讲的更为具体易于理解，如果你学习信号处理时感到很抽象的话，这本书对你很有帮助-This is an English classic signal processing tutorial. Are very abstract when compared to the signal processing tutorial, talking about the more specific is easy to understand, if y
<wang> 在 2025-07-22 上传 | 大小：5.84mb | 下载：0

[VHDL编程] AutoESL

说明：基于ZYNQ-7000EPP开发板的AutoESL 工程，可直接运行在ISE14.4环境下。-Based ZYNQ-7000EPP development board AutoESL project can be run directly in ISE14.4 environment.
<曾宇祥> 在 2025-07-22 上传 | 大小：5.85mb | 下载：0

[VHDL编程] monitoringV5

说明：文件的FPGA是基于Xilinx ISE写的，所用开发板为zedboard7020 484系列，完成的功能为：读取XADC里的温度，VCC，并存储到RAM中，通过流水灯实现翻看，读取等功能.-Document is based on Xilinx ISE FPGA wrote, the use of development board for zedboard7020 484 series, completed functions: reading XADC in temperature, VC
<zhangtingting> 在 2025-07-22 上传 | 大小：5.84mb | 下载：0

[VHDL编程] FPAG_REAL_SOURCE

说明：FPGA实战项目程序，适合进阶和务实的学者。值得拥有！-FPGA for advanced learner
<liutengjun> 在 2025-07-22 上传 | 大小：5.84mb | 下载：0

[VHDL编程] uart_fpga1110

说明：自己实现了一个简易的无校验UART协议。altera EP4C6E验证-Own implements a simple no parity UART protocol. altera EP4C6E verification
<yanzeyu> 在 2025-07-22 上传 | 大小：5.86mb | 下载：0

[VHDL编程] HanoiTower

说明：使用Verilog HDL 以及VHDL语言，运用FPGA中的VGA显示原理以及键盘控制原理，开发汉诺塔简易游戏(The use of Verilog HDL and VHDL language, the use of FPGA in the VGA display principle and keyboard control principle, the development of Hanoi simple game)
<〝奈我何、 > 在 2025-07-22 上传 | 大小：5.85mb | 下载：1

[VHDL编程] DDS

说明：DDS函数信号发生器，这是我在xilinx平台上实现的，可以产生不同频率，不同函数形式的函数信号。如三角波，方波等(DDS function generator, this is my on xilinx platform, can produce the function of different frequency signals. )
<xu> 在 2025-07-22 上传 | 大小：5.85mb | 下载：0

[VHDL编程] milian

说明：源自米联平台开发板的为文档及教程，内部含有部分关键代码，可复制粘贴。(Documentation and tutorials from milian platform development board)
<小二狼123> 在 2025-07-22 上传 | 大小：5.84mb | 下载：0