[VHDL编程] EP1C3_12_9_DDS

说明：直接数字式频率合成器(DDS)设计实验(电子设计竞赛赛题) 其它详细资料说明请参考 http://www.kx-soc.com-direct digital frequency synthesis (DDS) experimental design (Electronic Design Contest tournament title) said other details Please refer to prescribed http://www.kx-soc.com
<阳光> 在 2025-06-15 上传 | 大小：41kb | 下载：0

[VHDL编程] Key7.1SP1(b178)

说明：Qutuas II v7.1的key_gen 对sp1无效 这就是个v7.1 sp1的key_gen -Key_gen the Qutuas II v7.1 for sp1 invalid This is the v7.1 sp1 months key_gen
<陈勇> 在 2025-06-15 上传 | 大小：41kb | 下载：0

[VHDL编程] wb_vga.tar

说明：vga显示控制器的veriloghdl硬件实现语言的源代码-vga display controller hardware realize veriloghdl language source code
<maliang> 在 2025-06-15 上传 | 大小：41kb | 下载：0

[VHDL编程] Verilog

说明：FPGA verilog，比较好的verilog源码，现提供给大家，供参考-FPGA verilog, better Verilog source code is now available to everyone, for reference
<leedong> 在 2025-06-15 上传 | 大小：41kb | 下载：0

[VHDL编程] ledwater

说明：利用xilinx，完成流水灯发光二极管显示，-Use xilinx, the completion of light-emitting diode light water show
<haolj> 在 2025-06-15 上传 | 大小：41kb | 下载：0

[VHDL编程] uart_51

说明：符合8051协议规范的UART的Verilog源代码.该压缩包是一个modelsim的工程.-8051 agreement in line with the norms of the Verilog source code UART. The Compression Pack is a ModelSim project.
<王亮> 在 2025-06-15 上传 | 大小：41kb | 下载：0

[VHDL编程] t80.tar

说明：T80处理器VHDL语言描述，可在FPGA中虚拟T80处理机-T80 processor described in VHDL language can be virtual FPGA Processor T80
<陈楚龙> 在 2025-06-15 上传 | 大小：41kb | 下载：0

[VHDL编程] lab2_VHDL

说明：这是基于VHDL的编程练习，适合于初学者学习VHDL编程，通俗易懂，简明扼要。-This is based on the VHDL programming exercises, suitable for beginners to learn VHDL programming, user-friendly and concise.
<wang> 在 2025-06-15 上传 | 大小：41kb | 下载：1

[VHDL编程] SINECOSINE

说明：三角函数硬件实现代码，包括详细的文档和代码-Trigonometric hardware implementation code, including detailed documentation and code
<王刚> 在 2025-06-15 上传 | 大小：41kb | 下载：0

[VHDL编程] ledwater

说明：dp_xiliux 的 CPLD Verilog设计实验,流水灯演示.代码测试通过. -dp_xiliux the CPLD Verilog design experiments, water lamp demonstration. code test.
<pp> 在 2025-06-15 上传 | 大小：41kb | 下载：0

[VHDL编程] ASK_VHDL

说明：ASK调制VHDL程序 --文件名：PL_ASK --功能：基于VHDL硬件描述语言，对基带信号进行ASK振幅调制 -ASK modulation VHDL procedures- File Name: PL_ASK- features: VHDL hardware descr iption language based on the base-band signal amplitude modulation ASK
<huangsong> 在 2025-06-15 上传 | 大小：41kb | 下载：0

[VHDL编程] verilogcode

说明：这是用于xilinx virtex-2 pro产品的误码仪方案verilog HDL代码-verilog code for bit-error rate tester
<时国美> 在 2025-06-15 上传 | 大小：41kb | 下载：0