资源列表
[VHDL编程] cfi_ctrl_latest.tar
说明:很好的 wishbone转CFI FLASH接口的源码,在INTERL的FLASH上已经调试通过-CFI FLASH CORE<sunhuaiyi> 在 2025-06-15 上传 | 大小:41kb | 下载:0
[VHDL编程] 2048Mb_ddr3
说明:美光DDR3存储器模型,用verilog语言编写,通用模型-DDR3 MEMORY<AricSnow> 在 2025-06-15 上传 | 大小:41kb | 下载:0
[VHDL编程] _3_rider_led
说明:3 rider_led verilog实例3跑马灯 (1)源文件 rider_led.v (2)管脚分配 pins list.txt -3 rider_led 跑马灯 (1)源文件 rider_led.v (2)管脚分配 pins list.txt<李程序> 在 2025-06-15 上传 | 大小:41kb | 下载:0
[VHDL编程] _4_water_led
说明:verilog实例4 water_led 流水灯 (1)源文件 water_led.v (2)管脚分配 pins list.txt -4 water_led 流水灯 (1)源文件 water_led.v (2)管脚分配 pins list.txt<李程序> 在 2025-06-15 上传 | 大小:41kb | 下载:0
[VHDL编程] Double-byte-adder-BCD-code
说明:将以片内RAM 30H 为起始地址的双字节BCD码 30H和40H为起始地址的双字节BCD码相加,结果放在50H和51H中,程序结束-Will be in RAM30H for the starting address of the double byte BCD code 30H and 40H for the starting address of the double byte BCD code phase, results in 50H and 51H, end of program.<刘智平> 在 2025-06-15 上传 | 大小:41kb | 下载:0
[VHDL编程] ROM_RTL
说明:Verilog Source File In the Quartus10.0 can be run this source code.<LeeGangCheng> 在 2025-06-15 上传 | 大小:41kb | 下载:0
[VHDL编程] VHDLbasic_cal
说明:VHDL的加、减、乘、比较等基本运算的源代码-VHDL add, subtract, multiply, compare the source code of the basic operations<lb> 在 2025-06-15 上传 | 大小:41kb | 下载:0