[VHDL编程] VGAtry

说明：VGA显示的vhdl代码，依据VGA的复杂时序写成逐行扫描的代码，高效的算法- 英语 日语 VGA display VHDL code, written in accordance with the complex timing of the VGA progressive scan code, and efficient algorithms
<吴琨> 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] HUAWEI-FPGA-design-procedure-guide

说明：本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是：  在于规范整个设计流程，实现开发的合理性、一致性、高效性。  形成风格良好和完整的文档。  实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。  便于新员工快速掌握本部门FPGA的设计流程 -HUAWEI FPGA design procedure guide
<HTJ_L> 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] shuziplj

说明：数字频率计，基于单片机和proteus仿真的，经过验证，程序电路都没问题，欢迎大家下载参考-Digital frequency meter based on SCM and Proteus, simulation, verification, program circuit does not have the question, welcome everyone to download the reference
<林柱> 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] 8.8-URAT-VHDL

说明：URAT VHDL程序与仿真 URAT the VHDL program and Simulation-URAT the VHDL program and Simulation
<ll> 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] 16X16LED

说明：16x16点阵显示程序，及PROTUES仿真通过-16x16 dot matrix display program
<chenjiuyi> 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] AD0804

说明：AD0804的控制程序，有VHDL和verilog两个方式。还有AD0804的介绍，和状态机控制-AD0804 control program, there are two ways to VHDL and verilog. There AD0804 introduction, and the state machine control
<张业> 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] all-add

说明：全加器的原理和代码。不过原理图我也做好了，有时间在传上- thank you
<张洪敬> 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] clkdiv

说明：任意分频电路的verilog实现，包含奇分频和偶分频-Arbitrary divider circuit verilog achieve, contains odd and even frequency divider
<sun> 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] JK

说明：带复位端、置位端、延迟为15ns的响应CP下降沿的JK触发器-With reset terminal, set end delay the 15ns CP' s response to the falling edge of the JK flip-flop
<hsdhak> 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] coder_83

说明：8/3 优先编码器 　　　输入信号：使用按键1、2、3、4、5、6、7、8。 　　　按键1、2、3、4、5、6、7、8连接：PIO 0—PIO 7；（引脚号为：8、9、10、12、13、17、18、19） 　　　使能信号：可设可不设，这里笔者不设置。 　　　输出信号：数码管8。-8/3 priority encoder input signal: use keys 1, 2, 3, 4, 5, 6, 7, 8. Key 1,2,3,4,5,6,7,8 links: PIO 0-P
<文鸿捷> 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] decoder_3_8

说明：FPGA的3-8译码器，使用Verilog编写-3-8 FPGA decoder in Verilog
<duan> 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] clock

说明：实验3设计资料简易时钟 FPGA数字时钟设计参考资料及全部代码-Experimental design simple clock FPGA digital clock design reference information and all the code
<王> 在 2025-06-08 上传 | 大小：32kb | 下载：0