[VHDL编程] FFT变换的IP核的源代码 VHDL~

说明：FFT变换的IP核的源代码 VHDL~-FFT IP core of the source code for VHDL ~
<陈旭> 在 2025-06-08 上传 | 大小：31kb | 下载：0

[VHDL编程] crc_16

说明：循环冗余校验，crc_16,主要运用在数字通信系统。用Verilog HDL编写。-Cyclic Redundancy Check, crc_16, mainly used in digital communications systems. Prepared with Verilog HDL.
<*> 在 2025-06-08 上传 | 大小：31kb | 下载：0

[VHDL编程] half_clk

说明：用Verilog HDL语言实现的二分频，输出频率是输入频率的一半。-Using Verilog HDL language of the two frequency, output frequency is half the input frequency.
<李建文> 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] Papilio

说明：demonstrate the sdram usuage
<jamesri> 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] blowfish

说明：Blowfish算法是一个64位分组及可变密钥长度的对称密钥分组密码算法，可用来加密64比特长度的字符串。32位处理器诞生后，Blowfish算法因其在加密速度上超越了DES而引起人们的关注。Blowfish算法具有加密速度快、紧凑、密钥长度可变、可免费使用等特点，已被广泛使用于众多加密软件。 -Blowfish is a keyed, symmetric cryptographic block cipher designed by Bruce Schneier in 1993 and pl
<郑景静> 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] lcd-1602

说明：关于用4端口对lcd1602显示，一般都是通过8端口显示的，上传的这个是ise里所建立的工程-On the use of the 4-port lcd1602 display, usually by 8-port display the uploaded this is ise in the established engineering
<陈建祥> 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] Crack_for_QII_12.0

说明：quartus ii 12.0破解文件，包括32位和64位-quartus ii 12.0 crack file, including 32-bit and 64-bit
<sean> 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] Chapter 4

说明：codes and simulation of chapter 4
<sadii > 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] Module基础全集

说明：如题，各种veirlog 基础代码大全，虽功能不及ip核，但却可以学习到很多(For example, all kinds of veirlog base code, though not as functional as IP core, can learn a lot)
<halibote > 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] Mashayan

说明：rebuild file in check for
<Ziker> 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] cy4ex1

说明：特权同学FPGA开发板的verilog项目代码(the verilog code project of Tequan Altera cyclone4 FPGA development board)
<xiaowang2018> 在 2025-06-08 上传 | 大小：32kb | 下载：0

[VHDL编程] ADC9481

说明：利用FPGA对AD9481进行采样，亲测有用(Sampling ad9481 with FPGA)
<山粉小圆子> 在 2025-06-08 上传 | 大小：32kb | 下载：1