资源列表

« 1 2 ... .40 .41 .42 .43 .44 2845.46 .47 .48 .49 .50 ... 4310 »

[VHDL编程example3

说明:加减法计数器: 本例程为加减法计数器,主要实现的加减法计数的功能。 有3个控制端口: 1、rst复位控制低电平有效; 2、en使能控制高电平有效 3、up加/减控制,高电平加法,低电平减法。-vhdl
<李志> 在 2025-06-14 上传 | 大小:26kb | 下载:0

[VHDL编程SinglecycleCPU

说明:用Verilog实现一个简单的单周期CPU,并运行Quicksort程序以验证正确性。-This file is written in Verilog to achieve a single cycle processor. It can run in Quartus2.
<Matgek> 在 2025-06-14 上传 | 大小:26kb | 下载:0

[VHDL编程VHDdisplay

说明:VHDL汉字滚动历程 实现一个王字在8X8点阵上滚动显示-VHDL characters rolling process
<刘磊> 在 2025-06-14 上传 | 大小:26kb | 下载:0

[VHDL编程EDA_FPGA_363

说明:FPGA 视频采集代码 寄存器, 视频采集卡 主程序-FPGA verilog
<yutian> 在 2025-06-14 上传 | 大小:26kb | 下载:0

[VHDL编程fft

说明:vhdl语言实现的fft,大家可以试试,感觉还不错-vhdl language of the fft, we could try, feeling pretty good
<刘腾飞> 在 2025-06-14 上传 | 大小:26kb | 下载:0

[VHDL编程cpu_code_8051

说明:vhdl code for 8051 processor
<Debjit> 在 2025-06-14 上传 | 大小:26kb | 下载:0

[VHDL编程arm_move

说明:An effort has been made to design a robot, which loads and unloads an object to the station depending on the request. The sensor connected to the robot will sense the request and initiate the correct sequence of operation. The robot under design has
<joja> 在 2025-06-14 上传 | 大小:26kb | 下载:0

[VHDL编程picoblaze_uart_Source_code

说明:用Picoblaze做的串口操作与控制程序,用VHDL语言编写,调试通过。-Serial do with Picoblaze operation and control procedures, using VHDL language, through debugging.
<wangnan> 在 2025-06-14 上传 | 大小:26kb | 下载:0

[VHDL编程MyLCD

说明:基于ALTERA FPGA EP2C5Q208C8,针对LCD RT12864A-1的FPGA驱动程序-based on ALTERA FPGA EP2C5Q208C8,the driver of LCD RT12864A-1
<廖干洲> 在 2025-06-14 上传 | 大小:26kb | 下载:0

[VHDL编程mem64_to_pcitarget_verilog

说明:This design example shows possible interface between instantiation of Altera s 64-bit pci target megafunction and 64-bit synchronous memory -This design example shows possible interface between instantiation of Altera s 64-bit pci target megafunctio
<minitman> 在 2025-06-14 上传 | 大小:26kb | 下载:0

[VHDL编程1637

说明:LED显示驱动 用于驱动LED管 I2C通讯 很不错的工具-LED显示驱动
<士大夫> 在 2025-06-14 上传 | 大小:26kb | 下载:0

[VHDL编程alu4bitsynthesizable

说明:its a 4 bit arithmetic nd logical unit code in verilog. the software which is used for it is xilinx
<swapna> 在 2025-06-14 上传 | 大小:26kb | 下载:0
« 1 2 ... .40 .41 .42 .43 .44 2845.46 .47 .48 .49 .50 ... 4310 »

源码中国 www.ymcn.org