[VHDL编程] MULTIPLE_CORE

说明：硬件乘法器，其基础就是加法器结构，它已经是现代计算机中必不可少的一部分。[1]乘法器的模型就是基于“移位和相加”的算法。在该算法中，乘法器中每一个比特位都会产生一个局部乘积。第一个局部乘积由乘法器的LSB产生，第二个乘积由乘法器的第二位产生，以此类推。如果相应的乘数比特位是1，那么局部乘积就是被乘数的值，如果相应的乘数比特位是0，那么局部乘积全为0。每次局部乘积都向左移动一位。 -64-bit multiplier design experiment is the first in the HK
<尤恺元> 在 2025-06-29 上传 | 大小：26kb | 下载：0

[VHDL编程] DE2_Top

说明：基于EP2C35F672Ｃ的ＥＤ２实验板自带源文件。DE2_Top，基础顶层文件，包括一些引脚设置。-ED2 based on the experimental board comes EP2C35F672C source file. DE2_Top, basic top-level documents, including some of the pin.
<毛孩子> 在 2025-06-29 上传 | 大小：26kb | 下载：0

[VHDL编程] jishuqi

说明：EDA课程实验计数器 16位基本计数器 并可简易级联为48位 96位计数器-EDA course experiment the basic counter and 16-bit counter cascade of simple 48-bit counter 96
<浅浅> 在 2025-06-29 上传 | 大小：26kb | 下载：0

[VHDL编程] STRIP_READER

说明：magnetic strip reader schematics with8051
<leo> 在 2025-06-29 上传 | 大小：26kb | 下载：0

[VHDL编程] FILO

说明：该程序为基于Verilog实现的First In Last Out.-The program is based on Verilog implementation of First In Last Out.
<诸葛蒲登> 在 2025-06-29 上传 | 大小：26kb | 下载：0

[VHDL编程] ACTUAL-CODE

说明：implementation of multi channel uart
<saipraveen> 在 2025-06-29 上传 | 大小：26kb | 下载：0

[VHDL编程] v8_ID-12345678

说明：JLINK v8固件arm仿真器程序，直接烧写就可以-JLINK v8
<xxxxx> 在 2025-06-29 上传 | 大小：26kb | 下载：0

[VHDL编程] Ten-stories-written-for-programmers

说明：写给程序员的十层楼，一个牛人分享自己对程序进阶的理解。-Ten stories written for programmers, a cow share their advanced understanding of the program.
<Tea> 在 2025-06-29 上传 | 大小：26kb | 下载：0

[VHDL编程] lcd1602

说明：lcd1602芯片实现单片机显示 使用硬件描述语言，程序已经经过调试，可成功运行-lcd display
<lily> 在 2025-06-29 上传 | 大小：26kb | 下载：0

[VHDL编程] WORDFILE

说明：VHDL WILE FILE 可以在ue 通用文件-VHDL WILE FILE for ue programing
<liu> 在 2025-06-29 上传 | 大小：26kb | 下载：0

[VHDL编程] half_clk

说明：将clk信号进行二分频，输出频率为其一半的信号-divide
<张倩> 在 2025-06-29 上传 | 大小：26kb | 下载：0

[VHDL编程] Grayscale-Conversion-IP

说明：Sobel Edge Detection IP for FPGA using LABVIEW
<refaat> 在 2025-06-29 上传 | 大小：26kb | 下载：0