[VHDL编程] shijian

说明：主要是数字钟部分的时间显示程序，比较重要。-The main fraction of the time of the digital clock display program, the more important.
<兰> 在 2025-06-14 上传 | 大小：24kb | 下载：0

[VHDL编程] lcd

说明：本程序演示了单片机对1602液晶的基本操作-This program demonstrates the basic operation of the MCU 1602
<suhong> 在 2025-06-14 上传 | 大小：24kb | 下载：0

[VHDL编程] systolic

说明：实现QR_RLS算法,基于fpga 的非线性功放的dpd实现-realize QR_RLS
<wangding> 在 2025-06-14 上传 | 大小：24kb | 下载：0

[VHDL编程] VHDL1332351087

说明：VHDL Concepts and Tutorial
<fpga> 在 2025-06-14 上传 | 大小：24kb | 下载：0

[VHDL编程] AxiPC

说明：fpga axi测试程序,可测试符合axi协议的ip核-fpga AXI4 TEST routine，can be used to test ip which is in amba.
<zyy> 在 2025-06-14 上传 | 大小：24kb | 下载：0

[VHDL编程] led_test

说明：开发FPGA的入门程序.是一个4个LED点亮程序-Entry procedures for the development of FPGA sponser links:
<> 在 2025-06-14 上传 | 大小：24kb | 下载：0

[VHDL编程] STATE-CHECK

说明：设计一个有限状态机，用以检测输入序列“1110010”-state check
<王雪茹> 在 2025-06-14 上传 | 大小：24kb | 下载：0

[VHDL编程] cnt4

说明：4-bit counter (VHDL project)
<yavkata> 在 2025-06-14 上传 | 大小：24kb | 下载：0

[VHDL编程] traffic-lights

说明：一个简单的交通灯控制系统，没有故障处理功能-A simple control system for traffic lights, no fault processing function
<娅宣> 在 2025-06-14 上传 | 大小：24kb | 下载：0

[VHDL编程] jpeg-codec-in-verilog-HDL

说明：jpeg codec in Verilog HDL.-jpeg Code decoding used by Verilog HDL。
<jerryzhang> 在 2025-06-14 上传 | 大小：24kb | 下载：0

[VHDL编程] fulladder

说明：全加器 东北大学秦皇岛分校 电子设计自动化 实验-Full adder Northeastern University at Qinhuangdao electronic design automation experiment
<yuxi> 在 2025-06-14 上传 | 大小：24kb | 下载：0

[VHDL编程] FIR

说明：级联优化的半带插值滤波器，分模块设计-Half-band interpolation filter cascade optimization sub-module design.
<陈凯> 在 2025-06-14 上传 | 大小：24kb | 下载：1