资源列表

« 1 2 ... .67 .68 .69 .70 .71 2872.73 .74 .75 .76 .77 ... 4310 »

[VHDL编程DES

说明:DES 加密算法的实现,使用硬件描述语言VHDL编写-DES encryption algorithm realization, uses hardware descr iption language VHDL to compile
<zfhustb> 在 2025-06-15 上传 | 大小:23kb | 下载:0

[VHDL编程BCD-Counter

说明:Verilog Module for parity
<Raz> 在 2025-06-15 上传 | 大小:24kb | 下载:0

[VHDL编程spi

说明:spi原理的详细说明及verilog实现(SPI principle and its implemetation in verilog HDL)
<gentlegirl5 > 在 2025-06-15 上传 | 大小:24kb | 下载:0

[VHDL编程fsm

说明:有限状态机fsm 二段式编写 verilog(Finite state machine, FSM, two sections, verilog)
<cadetblues > 在 2025-06-15 上传 | 大小:24kb | 下载:0

[VHDL编程ANDOR

说明:copuertas logicas and or
<Dandelion100 > 在 2025-06-15 上传 | 大小:24kb | 下载:0

[VHDL编程实验1

说明:用verilog语言实现译码器,包含数据流文件(Achieve decoder with verilog language, including experimental data stream file)
<一存 > 在 2025-06-15 上传 | 大小:24kb | 下载:0

[VHDL编程Chapter4

说明:MIPS is a reduced instruction set computer (RISC) instruction set architecture (ISA)[1]:A-1[2]:19 developed by MIPS Technologies (formerly MIPS Computer Systems). The early MIPS architectures were 32-bit, with 64-bit versions added later.
<Tom1215 > 在 2025-06-15 上传 | 大小:24kb | 下载:0

[VHDL编程counter

说明:1. 支持递增/递减/增减可配置 2. 支持计数器使能可配置 3. 支持8位计数器(Add mode, subtraction, add and subtract mode, hold mode)
<Coum> 在 2025-06-15 上传 | 大小:24kb | 下载:0

[VHDL编程2bit_ecc

说明:基于BCH码的ECC纠错算法,可纠错2位错误码,供参考(Based on BCH code ECC error correction algorithm, two error codes can be corrected for reference.)
<一粒尘埃> 在 2025-06-15 上传 | 大小:24kb | 下载:1

[VHDL编程programme stabilite

说明:fbdhtg gfngnhgf j mn nmj,m vgvcx
<logikooo3> 在 2025-06-15 上传 | 大小:24kb | 下载:0

[VHDL编程dayashankar_nair_verilog_2.2.tar

说明:finite state machine
<daya9000> 在 2025-06-15 上传 | 大小:24kb | 下载:0

[VHDL编程counter

说明:基于FPGA平台的,计数器的简单实现过程(Code based on FPGA, a realization of VHDL/counter)
<yida008> 在 2025-06-15 上传 | 大小:24kb | 下载:0
« 1 2 ... .67 .68 .69 .70 .71 2872.73 .74 .75 .76 .77 ... 4310 »

源码中国 www.ymcn.org