[VHDL编程] Verilog-HDL

说明：Verilog HDL设计+Modelsim仿真UART-Verilog HDL Designing+ Modelsim UART simulation
<WangQunfeng> 在 2025-12-31 上传 | 大小：23kb | 下载：0

[VHDL编程] ug_avalon_verification

说明：Avalon Verification IP Suite verification userguide
<aravind> 在 2025-12-31 上传 | 大小：23kb | 下载：0

[VHDL编程] CPU-project

说明：硬件实验 设计一个给定指令系统的处理器 支持多条指令带进位和不带进位的ADD，SUB，OR, AND, MOV, MVI, STA, LDA, JZ, JMP,清零等等，内有设计报告-Hardware experiment，design a CPU with the command following:SUB，OR, AND, MOV, MVI, STA, LDA, JZ, JMP,clear, and so on.There is a disigning report in it.
<Seven> 在 2025-12-31 上传 | 大小：23kb | 下载：0

[VHDL编程] con_inr

说明：在simulink下用sysgen的基本IP核搭建并实现卷积交织的功能，仿真结果正确，修改参数后可以改变不同的结构。-to implent a convolution-interleaver ,the paramater can change
<杜飞飞> 在 2025-12-31 上传 | 大小：23kb | 下载：0

[VHDL编程] vhdl-pipeline-mips0

说明：MIPS CPU WITH PIPELINE procesador MIPS-FZA -- Autor: mahdi ahmadi -- Email: mahdi@fza.ir -- mahdifza@yahoo.com -- -- Version: 1.0
<mahdi> 在 2025-12-31 上传 | 大小：23kb | 下载：0

[VHDL编程] mux16

说明：mux 乘法器 verilog ise xilinx-the mux multiplier Verilog ise xilinx
<程国苗> 在 2025-12-31 上传 | 大小：23kb | 下载：0

[VHDL编程] CODE

说明：flash读写模块 i2c读写模块 spi通信模块 ps2通信模块-flash i2c spi ps2
<吴震> 在 2025-12-31 上传 | 大小：23kb | 下载：0

[VHDL编程] DS1302-driver--verilog

说明：用 verilog语言 实现 DS1302 写时、分、秒 和 读 秒 并显示数码管上- driver program implementation of DS1302 chip by verilog
<whb> 在 2025-12-31 上传 | 大小：23kb | 下载：0

[VHDL编程] Ttwo_d_dct_sew

说明：二维DCT变换，采用查找表的方法实现算法，分别通过列变换，，再通过行变换，通过加法器乘法器和流水线技术得出更快的结果！ -2D DCT algorithm using look-up table method, respectively, by column transform, and then transform through the line faster results obtained by the adder multipliers and pipelining techniq
<> 在 2025-12-31 上传 | 大小：23kb | 下载：0

[VHDL编程] jtd

说明：十字路口车辆穿梭，行人熙攘，车行车道，人行人道，有条不紊。那么靠什么来实现这井然秩序呢？靠的就是交通信号灯的自动指挥系统。交通信号灯控制方式很多。本系统采用MCS-51系列单片机AT89C51为中心器件来设计交通灯控制器，实现了能根据实际车流量通过8051芯片的P3口设置红、绿灯燃亮时间的功能；红绿灯循环点亮，倒计时剩5秒时黄灯闪烁警示（交通灯信号通过P1口输出，显示时间通过P0口输出至双位数码管）。本系统设计周期短、可靠性高、实用性强、操作简单、维护方便、扩展功能强。 -The interse
<何健> 在 2025-12-31 上传 | 大小：23kb | 下载：0

[VHDL编程] qpsk_system

说明：system generator 环境中构造qpsk通信系统仿真-paparazzi the qpsk communication system simulation system. generator environment
<qx> 在 2025-12-31 上传 | 大小：23kb | 下载：0

[VHDL编程] dianlubaojingqi

说明：输入电压超过3V，显示ERR，并报警。电压值可在七段数码管显示，点阵广告屏显示或液晶屏显示-Input voltage exceeds 3V, display ERR, and the police. Voltage values ​ ​ in the seven-segment display, dot matrix screen advertising display or LCD display
<damen> 在 2025-12-31 上传 | 大小：23kb | 下载：0