[VHDL编程] 移动8位乘法器

说明：vhdl 乘法器
<fengwutianya> 在 2011-06-02 上传 | 大小：21.83kb | 下载：0

[VHDL编程] manfm

说明：Manchesteer-FM0 coding using verilog
<Ram> 在 2025-06-17 上传 | 大小：22kb | 下载：0

[VHDL编程] spdif

说明：spdif接口，用于高音质音频数据传输。代码实现了数据接收和发送。-spdif interface for high-quality audio data transmission
<yuzhijun> 在 2025-06-17 上传 | 大小：22kb | 下载：0

[VHDL编程] 1_ADDER

说明：ADD加法运算可实现从0到10的加法运算-ADD addition can be realized 0 to 10 of the addition operation
<dingfan> 在 2025-06-17 上传 | 大小：22kb | 下载：0

[VHDL编程] qam16-TX

说明：基于Altera MAX10 FPGA的QAM16发送端设计代码，其中采用了MAX10 Fir滤波器IP核。供相关设计人员参考，或者进一步咨询本人。-Based on Altera MAX10 FPGA design of QAM16 the sender code, which uses the MAX10 Fir filter IP core. Related reference for designers, or further consultation himself.
<zhang> 在 2025-06-17 上传 | 大小：22kb | 下载：0

[VHDL编程] FIR.ip

说明：zedboard 开发板学习资料 FIR滤波器的 代码 -code to implement the FIR function on zedboard
<无尽> 在 2025-06-17 上传 | 大小：22kb | 下载：0

[VHDL编程] verilog-midi-reader-master

说明：MIDI file parser that converts song and lyric data to Verilog ROM format for use on an FPGA
<小海豚> 在 2025-06-17 上传 | 大小：22kb | 下载：0

[VHDL编程] vhdl__example_fza.ir

说明：useful vhdl example contain adder-mux-counter-ram-shifter-rom-flipflop-useful vhdl example contain adder-mux-counter-ram-shifter-rom-flipflop...
<mahdi> 在 2025-06-17 上传 | 大小：22kb | 下载：0

[VHDL编程] TMC module control

说明：控制两相步进电机在不同的位置开始相应的转动(control the rotation of the step motor at different position)
<光头胡子男 > 在 2025-06-17 上传 | 大小：22kb | 下载：0

[VHDL编程] cmos_i2c_ov7670

说明：完成OV7670摄像头的一个I2C协议配置，从机主机的时序读取编写功能(Complete the OV7670 camera an I2C protocol configuration, slave host timing read write function)
<子炎恋紫雪 > 在 2025-06-17 上传 | 大小：22kb | 下载：0

[VHDL编程] B_G

说明：Binary To Gray Conversion
<RVGS > 在 2025-06-17 上传 | 大小：22kb | 下载：0

[VHDL编程] Package for AES-128

说明：Block mode related AES Package
<RsD > 在 2025-06-17 上传 | 大小：22kb | 下载：0