[VHDL编程] FIFO

说明：一个可以综合的Verilog 写的FIFO存储器 内附文档说明-a comprehensive Verilog can write FIFO memory attached document shows
<wutailiang> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] ccd-in-verilog

说明：ALTERA关于CCD的一些verilog程序，都通过运行无误的。-ALTERA on a number of Verilog CCD procedures, both by running unmistakable.
<邹振兴> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] ps2core.tar

说明：ps2接口的verilog hdl源代码
<maliang> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] adc

说明：Analog-to-Digital Converter，VHDL code-Analog-to-Digital Converter, VHDL code
<leigh lee> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] ram

说明：RAM， Random-access memory，Verilog code-RAM, Random-access memory, Verilog code
<leigh lee> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] memory_cores2.tar

说明：内存的硬件语言描述，特别好的。比较适合做IC设计的开发人员。-Memory hardware descr iption languages, in particular good. More appropriate to do IC design developer.
<雷虎宝> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] PCMCIACPLD

说明：基于Samsung2410平台的PCMCIA中的DMA测试程序和Wait程序，还有经编译后的CPLD参数。-PCMCIA-based platform Samsung2410 the DMA test procedures and Wait procedures, as well as compiled by the CPLD parameters.
<星梦> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] 200712312258925928

说明：整点闹钟，可以实现整点闹铃的功能。该程序是本人从其他地方找到了，非本人的-The whole point of an alarm clock, you can realize the whole point of alarm functions. The program is from the other places I have found, non-personal
<石义敏> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] Lattice_Verilog

说明：本文讨论了AR模型及线性预测的原理，在浮点型DSP TMS320C6713B上实现了语音信号线性预测系数(LPC)的提取，并利用LPC系数用Verilog语言实现了AR模型的Lattice结构。-This article discusses the AR model and the principle of linear prediction, in the floating-point DSP TMS320C6713B realize the voice signal on the linea
<万金油> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] uart

说明：
<顾向南> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] fsm_cal

说明：用状态机实现一个逻辑运算单元,该逻辑运算单元拥有常规的计算功能.状态机保证层次清晰,用门级电路搭建而成,可以直接综合并且流片.-State machine with the realization of a logic operation unit, the logic operation unit has a conventional computing. State machine to ensure that the level of clarity, with gate-level ci
<陈想> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] verilog

说明：是几个用Verilog HDL语言编写的源代码（里面包括实现滤波器等），对想学习这个语言的朋友很有帮助！ -Several languages to use Verilog HDL source code (which includes the realization of filters, etc.), to want to learn this language very helpful friend!
<吴雨彤> 在 2025-06-21 上传 | 大小：14kb | 下载：0