[VHDL编程] VHDL程序范例

说明：VHDL初级范例
<antant001> 在 2011-05-27 上传 | 大小：14.3kb | 下载：0

[VHDL编程] 123zsfsafdsafds

说明：里面有一个很实用的源码,数字引爆密码设计-there is a very practical source, digital design detonated Password
<周昭珍> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] VSR4_3

说明：甚短距离互联（Veryshort reach VSR）协议编成实现-very short distance from the Internet (Veryshort reach VSR) composition to achieve agreement
<葛琳> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] UP3_CLOCK

说明：一个很小的时钟代码 一个很小的时钟代码-a small clock code, a small clock code, a small clock code a small clock code
<的可了> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] pingpangqiu

说明：用max+plusII编写的vhdl程序 乒乓球游戏机-with max plusII vhdl procedures for the preparation of the table tennis game
<> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] rs_decoder_31_19_6.tar

说明：Hard-decision decoding scheme Codeword length (n) : 31 symbols. Message length (k) : 19 symbols. Error correction capability (t) : 6 symbols One symbol represents 5 bit. Uses GF(2^5) with primitive polynomial p(x) = X^5 X^2 + 1 Gene
<许茹芸> 在 2025-06-21 上传 | 大小：14kb | 下载：1

[VHDL编程] SDRAM_HY57V6416ET

说明：现代的4bank*1M*16bit的SDRAM（HY57V6416ET）的VHDL行为仿真程序-modern 4bank 1M** 16bit of SDRAM (HY57V6416ET) VHDL simulation program acts
<王森> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] shzdyb

说明：这是在FPGA上实现的数字电压表，用VHDL编写的，已通过编译，仿真验证。-This is the FPGA to achieve the digital voltage meter, prepared by using VHDL, compile and simulation.
<吴乔红> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] VERILOGSELE

说明：运用always 块设计一个八路数据选择器。要求：每路输入数据与输出数据均为4 位2进制数，当选择开关(至少3 位)或输入数据发生变化时，输出数据也相应地变-always use a block design options for the Eighth Route Army data. Requirements : every road input data and output data are four two-band number, When choosing to switch (a
<周正华> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] RS(204,188)译码器的设计

说明：RS(204,188)译码器说明 原文件： rs_decoder.v（顶层文件）, SyndromeCalc.v（计算伴随式）, BM_KES.v（BM求解关键方程）, Forney.v（Forney算法求误差样值）, CheinSearch.v（搜索错误位置）,ff_mul.v（有限域乘法）。 ROM及初始化文件： rom_inv.v（求逆运算）, rom_power.v（求幂运算）； rom_inv.mif（ROM初始化文件）, rom_po
<HelloFrank0> 在 2025-06-21 上传 | 大小：15kb | 下载：2

[VHDL编程] MPX CPU

说明：Open source implementation of MPX CPU (mips compatible) in Verilog
<xptogudovan> 在 2022-05-01 上传 | 大小：14.38kb | 下载：0

[VHDL编程] fifo-vhdl

说明：code fifo by spartan6
<dornabit> 在 2023-12-23 上传 | 大小：14.17kb | 下载：1