[VHDL编程] SlidesforVHDL

说明：VHDL语言及其应用,一共76页，非常不错的资料，为大家分享！-VHDL language and its applications, a total of 76, very good information to share with you!
<QQ> 在 2025-06-21 上传 | 大小：546kb | 下载：0

[VHDL编程] VHDLstudyandapplication

说明：这是哈尔滨工程大学信息与通信工程学院的VHDL语言及其应用讲义，是初学者学习PFGA好资料。-This is the University of Harbin Engineering Information and Communication Engineering Institute of the VHDL language and its application notes, is good information for beginners PFGA study.
<wangjundong> 在 2025-06-21 上传 | 大小：546kb | 下载：0

[VHDL编程] VHDLbookppt

说明：VHDL的学习教程，主要讲解VHDL的基本知识-VHDL tutorial learning, mainly on the basic knowledge of VHDL
<平平> 在 2025-06-21 上传 | 大小：546kb | 下载：0

[VHDL编程] vhdl_slides

说明：vhdl课件，缪善林，哈尔滨工程大学信息与通信工程学院-vhdl
<rebecca> 在 2025-06-21 上传 | 大小：546kb | 下载：0

[VHDL编程] learnVHDL

说明：哈尔滨工程大学的VDHL课件，希望能更好地帮助大家学习VHDL语言-Harbin Engineering University of VDHL courseware, hoping to better help them to learn VHDL language
<tanmao> 在 2025-06-21 上传 | 大小：546kb | 下载：0

[VHDL编程] VHDL

说明：VHDL语言及其应用 哈尔滨工程大学信息与通信工程学院-VHDL language and the application of Harbin Engineering University, Institute of Information and Communication Engineering
<ou> 在 2025-06-21 上传 | 大小：546kb | 下载：0

[VHDL编程] RS-232

说明：串口通信模块Verilog代码及相关文档-Serial communication module Verilog code and related documentation
<李涛> 在 2025-06-21 上传 | 大小：546kb | 下载：0

[VHDL编程] IP-Camera

说明：基于Altera公司的FPGA设计的网络IP Camera方案，具有参考价值。-Altera s FPGA-based Network IP Camera solution designed with a reference value.
<王贤> 在 2025-06-21 上传 | 大小：546kb | 下载：0

[VHDL编程] DDR3

说明：DDR3控制器，基于Altera平台，修改管教后直接可以下载进PFGA-DDR3 controller, based on Altera platform, modify the discipline can be downloaded directly into the PFGA
<andy> 在 2025-06-21 上传 | 大小：546kb | 下载：0

[VHDL编程] MATLAB-and-verilog

说明：1 采用正弦波，方波进行同步调制，实现调制信号、已调信号、解调信号的波形、频谱以及解调器输入输出信噪比的关系。 2 采用Verilog语言编写有符号的五位乘法器 3 实现数字与模拟调制-A sine wave, square wave synchronous modulation to achieve the modulation signal, the modulated signal, the demodulated signal waveform, spectrum and sig
<许学真> 在 2025-06-21 上传 | 大小：546kb | 下载：0

[VHDL编程] queue

说明：完成FIFO功能：the first element added to a queue will occur in the first place in the queue, the second element added to the queue will be after the first one-a kind of First-In-First-Out (FIFO) data structure，the first element added to a queue will occ
<董俊翔> 在 2025-06-21 上传 | 大小：546kb | 下载：0

[VHDL编程] IRDATA

说明：FPGA接收红外线，Verilog代码，完整的工程-FPGA to receive infrared, Verilog code, complete the project
<laiqingsong> 在 2025-06-21 上传 | 大小：546kb | 下载：0