资源列表
[VHDL编程] monileselect
说明:手机号码归属地查询,代码详尽,简单易懂,欢迎使用!-hello!welcome to my code !thank you !<fei ge> 在 2025-06-21 上传 | 大小:541kb | 下载:0
[VHDL编程] a3951ddd-b7c8-4598-b873-4cefbaf1d211
说明:Altera公司的FPGA器件内带PLL的详细中文使用手册-Altera' s FPGA device PLL with a detailed user manual in Chinese<chx> 在 2025-06-21 上传 | 大小:541kb | 下载:0
[VHDL编程] CyclonePLL
说明:Cyclone™ FPGA具有锁相环(PLL)和全局时钟网络,提供完整的时钟管理方案。Cyclone PLL具有时钟倍频和分频、相位偏移、可编程占空比和外部时钟输出,进行系统级的时钟管理和偏移控制。Altera® Quartus® II软件无需任何外部器件,就可以启用Cyclone PLL和相关功能。本文将介绍如何设计和使用Cyclone PLL功能。 PLL常用于同步内部器件时钟和外部时钟,使内部工作的时钟频率比外部时钟更高,时钟延迟和时钟偏移最小,减小或调整时钟<裴雷> 在 2025-06-21 上传 | 大小:541kb | 下载:0
[VHDL编程] 53607892SRAM_2
说明:SRM程序,好东西啊。都看看吧-SRM program, a good thing ah. Ha ha ha, look at it<yang> 在 2025-06-21 上传 | 大小:541kb | 下载:0
[VHDL编程] mux16
说明:在乘法器电路中,乘数中的每一位都要和被乘数的每一位相与,并产生其相应的乘积位。这些局部乘积要馈入到全加器的阵列中(合适的时候也可以用半加器),同时加法器向左移位并表示出乘法结果。-On time-multiplier circuit, in each of the multiplier to each BeiChengShu paleotopography, and produce its corresponding product bits. These local product will<张凯> 在 2025-06-21 上传 | 大小:541kb | 下载:0
[VHDL编程] rom_control
说明:基于vhdl的源代码,主要用于对ron进行操作,是通过读rom的数字实现的-Vhdl source code-based, mainly for the operation of the ron, rom by reading the digital implementation<zhang> 在 2025-06-21 上传 | 大小:541kb | 下载:0
[VHDL编程] VGA_chinese_show
说明:利用Verilog语言设计,在VGA上进行汉字显示,效果良好。-Using the Verilog language design, VGA on the character display, with good results.<蒲公英> 在 2025-06-21 上传 | 大小:541kb | 下载:0