[VHDL编程] soccorrobo

说明：SOCCER-ROBOT DESIGN ON FPGA source code. The robot is triangle width 20 cm. height 15 cm. have 3 motor and control by L298 chip.
<Noah> 在 2025-06-21 上传 | 大小：13kb | 下载：0

[VHDL编程] jiandandezuheluojidianlusheji

说明：四舍五入判别电路。 设计一个四舍五入判别电路，其输入为8421BCD码，要求当输入大于或等于5时，判别电路输出是1，反之为0。-Rounding discrimination circuit. Design a rounded discrimination circuit, the input 8421BCD code requirements when the input is greater than or equal to 5, the discrimination circuit o
<shenlina> 在 2025-06-21 上传 | 大小：13kb | 下载：0

[VHDL编程] filter1

说明：题为基于CSD编码的FIR数字滤波器设计.该滤波器具有线性相位,系数减半.采用VHDL语言编写.是我们EDA课程的作业,得了优.希望对大家有用-Entitled based on CSD code FIR digital filter design. That the filters have linear phase, coefficient half. Using VHDL language. Is the EDA program operations, got excellent. Hop
<万勇> 在 2025-06-21 上传 | 大小：13kb | 下载：0

[VHDL编程] Jpeg_encode

说明：A very good project and very complex. It was written for a bachelor thesis. It does the hardware acceleration to compress an image(jpeg)
<Dan> 在 2025-06-21 上传 | 大小：13kb | 下载：0

[VHDL编程] MX29LV160DTB

说明：29LV160或8/16位16Mbit的FLASH防真模型，Verilog语言编写-29LV160 or 8/16 anti-FLASH 16Mbit the true model, Verilog language
<王首浩> 在 2025-06-21 上传 | 大小：13kb | 下载：0

[VHDL编程] SPI_verilog_vhdl

说明：spi接口的VHDL和Verilog-HDL源码-VHDL and Verilog-HDL code for spi
<张文> 在 2025-06-21 上传 | 大小：13kb | 下载：0

[VHDL编程] Pingpang

说明：乒乓球游戏 基于FPGA 这是一个模拟的游戏-PINGPANG
<土豆> 在 2025-06-21 上传 | 大小：13kb | 下载：0

[VHDL编程] RS204188

说明：rs_204_188改进算法 基于FPGA实现-rs_204_188，another improvment based on FPGA
<isa> 在 2025-06-21 上传 | 大小：13kb | 下载：0

[VHDL编程] VHD_Veri_spi

说明：一个强大的符合SPI规范的VHDL/Verilog源码文件，传输模式和时钟相位均可以指定，采用同步时钟设计，可以工作在很高的频率下。支持主机及从机模式，强烈推荐使用！-A strong line with SPI standard VHDL/Verilog source files, transfer mode, and clock phase are to specify, using synchronous clock design can work in very high frequen
<中国> 在 2025-06-21 上传 | 大小：13kb | 下载：1

[VHDL编程] vhdl

说明：实现60进制计数 二十字街啊？我靠还不够-Count 20 words of 60 binary implementation Street ah? I rely on is not enough
<扔> 在 2025-06-21 上传 | 大小：13kb | 下载：0

[VHDL编程] Assignment7{2010EEY7551}

说明：design for sortin a system
<vishwas> 在 2025-06-21 上传 | 大小：13kb | 下载：0

[VHDL编程] Crack_QII10.0_x86

说明：Crack Alter Quartus 10.0
<Giang> 在 2025-06-21 上传 | 大小：13kb | 下载：0