文件名称:VHD_Veri_spi
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
一个强大的符合SPI规范的VHDL/Verilog源码文件，传输模式和时钟相位均可以指定，采用同步时钟设计，可以工作在很高的频率下。支持主机及从机模式，强烈推荐使用！-A strong line with SPI standard VHDL/Verilog source files, transfer mode, and clock phase are to specify, using synchronous clock design can work in very high frequency. Support the host and slave mode, strongly recommended!相关搜索： spi
slave
verilog
verilog
VHD_Veri_spi
rar
slave
verilog
verilog
VHD_Veri_spi
rar
(系统自动生成,下载前可以参看下载内容)
下载文件列表
vspi\vspi.v
....\vspi.vhd
vspi
....\vspi.vhd
vspi