资源列表
[VHDL编程] QuartusIIb-warning
说明:本文是分析一些在VHDL的编程中碰到的一些问题的解决-This article is the analysis of some of some of the problems encountered in VHDL programming to solve<李远> 在 2025-06-16 上传 | 大小:9kb | 下载:0
[VHDL编程] risc_cpu-OK
说明:夏宇闻 verilog数字系统设计教程源码 第二版,实现了简单的RISC CPU。印刷版有误,已改正。- A simple RISC CPU Verilog HDL source code. Work well.<Jian SUN> 在 2025-06-16 上传 | 大小:9kb | 下载:0
[VHDL编程] Digital-clock-design
说明:用VHDL语言设计数字钟.实现以下功能:正常走表,时间设置,闹钟设置,整点报时,闹钟提醒。-Digital clock using VHDL language . Achieve the following functions: normal walking table, time settings, alarm settings, the whole point timekeeping, alarm.<xiaoyu> 在 2025-06-16 上传 | 大小:9kb | 下载:0
[VHDL编程] FCS
说明:LabVIEW中所有这些能力的最终结果就是极大地提高了效率。许多方面的证据表明相对于传统编程工具效率提高了4到10倍。因此,这可能是导致不将LabVIEW视为一种通用的编程语言的最主要的原因。它是一个更高级的设计工具,从台式机器到嵌入式处理器,再到FPGA-yet few people realize it was originally developed by scientists to study spin and demonstrate that the Earth is rotating<张涛> 在 2025-06-16 上传 | 大小:9kb | 下载:0
[VHDL编程] manchester-decoder-encoder
说明:Manchester Encoder - Decoder-Manchester Encoder- Decoder<Archie> 在 2025-06-16 上传 | 大小:9kb | 下载:0
[VHDL编程] dataflow-description
说明:这个文件给出了一个四位比较器的数据流描述算法。-This document gives a four comparator data flow descr iption algorithm.<范晶晶> 在 2025-06-16 上传 | 大小:9kb | 下载:0
[VHDL编程] Pipeline-and-FIFO
说明:Pipeline and FIFO的FPGA设计-Pipeline and FIFO FPGA design<sun> 在 2025-06-16 上传 | 大小:9kb | 下载:0
[VHDL编程] uart-from-opencores.rar
说明:urat from serial to parallel ,urat from serial to parallel<sakthivel.p> 在 2025-06-16 上传 | 大小:9kb | 下载:0