[VHDL编程] module-Temperature

说明：DS18B20引脚功能 GND地，DQ数据总线，VDD电源电压 18B20共有三种形式的存储器资源，它们分别是： ROM 只读存储器，用于存放DS18B20ID编码，其前八位是单线系列编码，后面48位是芯片唯一的序列号，最后8位是以上56位的CRC码。DS18B20共64位ROM RAM 数据暂存器，数据掉电后丢失，共9个字节，每个字节8位，第1、2个字节是温度转换后的数据值信息，EEPROM 非易失性记忆体，用于存放长期需要保存的数据，上下限温度报警值和校验数据
<袁亚楠> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] ethernetframe

说明：实现ethernet帧的解析，读入一个文件，将文件中的帧逐个解析并输出，进行CRC校验-Ethernet fr a me to achieve the resolution, read a file, the file-by-fr a me analysis and output, the CRC check
<smallstar> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] Sine-Waves

说明：hi this an verilog codes-hi this is an verilog codes
<praha> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] jiaotongdeng

说明：交通灯，实现的功能：L0.0 主路红灯 L0.1 主路黄灯 L0.2 主路绿灯 L1.0 支路红灯 L1.1 支路黄灯 L1.2 支路绿灯-Traffic lights, functions: L0.0 main road red L0.1 main road yellow L0.2 main road green L1.0 slip red L1.1 slip yellow L1.2 green branch
<雷莲波> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] divider3

说明：三分频器，占空比为非50 ，仿真过，可用。-Three divider, non-duty-cycle 50 , over the simulation can be used.
<侯俊> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] 61i_async_fifo_v5_1_vhdl

说明：VHDL Code for FIFO+coregen v5.0
<rocky> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] 61i_dp_distram_v6_0_vhdl

说明：DISTRAM IN VHDL+ ISE Xilinx
<rocky> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] uart_verilog

说明：用verilog语言编写的UART通信，经过调试可用。-edited in verilog language
<gofee> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] MSP430F449_LCD_LED

说明：MSP430F449 128*64点阵液晶驱动程序-MSP430F449 128*64点阵液晶驱动程序
<> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] MSP430F449_uart

说明：MSP430F449 UART 232 操作程序-MSP430F449 UART 232 操作程序
<> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] ddr_model_c3

说明：DDR仿真模型，采用erilong语言，FPGA开发DDR控制器必备-DDR simulation module verilog
<张雪松> 在 2025-06-16 上传 | 大小：9kb | 下载：0

[VHDL编程] Archive

说明：几个FPGA开发板上的实验源代码，值得参考学习！-Several experiments on the FPGA Development Board source code, it is also useful to learn!
<李飞> 在 2025-06-16 上传 | 大小：9kb | 下载：0