资源列表

« 1 2 ... .06 .07 .08 .09 .10 3111.12 .13 .14 .15 .16 ... 4310 »

[VHDL编程NominaltoBinary

说明:this vi is used specially in fpga targets to convert nominal raw material to binary
<habal> 在 2025-06-17 上传 | 大小:9kb | 下载:0

[VHDL编程ddr

说明:DDR SDRAM 控制器 VHDL代码,可支持32bits数据总线-VHDL code for DDR SDRAM controller, supporting 32bits data bus
<chen> 在 2025-06-17 上传 | 大小:9kb | 下载:0

[VHDL编程SpiMaster

说明:This a verilog code for SPI Master testbench is also provided spi_top.v Xilinx ISE or Icarus verilog to compile and simulate-This is a verilog code for SPI Master testbench is also provided spi_top.v Xilinx ISE or Icarus verilog to compile an
<RutaliMulye> 在 2025-06-17 上传 | 大小:9kb | 下载:0

[VHDL编程Template_Slave

说明:avalon总线的从端口实例代码,简单,易懂,方便初学者学习。-avalon bus example code from the port, simple, easy to understand, easy for beginners to learn.
<穆屹峰> 在 2025-06-17 上传 | 大小:9kb | 下载:0

[VHDL编程FPGA

说明:fpga 学习资料,内容丰富,需要的马上下载了-fpga
<yinxiupu> 在 2025-06-17 上传 | 大小:9kb | 下载:0

[VHDL编程Mux_16to1

说明:Structural of a 16 to 1 MUX (Sixteen 1-bit inputs) that is built * using two 8-to-1 muxes that feed a 2-to-1 mux
<Mohsen> 在 2025-06-17 上传 | 大小:9kb | 下载:0

[VHDL编程FIFO

说明:这是用VHDL设计的一个8*9阵列的D触发器组成FIFO(first in first out)-This is a VHDL design using an 8* 9 array of D flip-flop composed of FIFO (first in first out)
<crossover> 在 2025-06-17 上传 | 大小:9kb | 下载:0

[VHDL编程xapp132

说明:xilinx source code for the design of ppl which is available in xilinx spartan3e
<mridula> 在 2025-06-17 上传 | 大小:9kb | 下载:0

[VHDL编程VHDL

说明:VHDL code for QAM modulation
<Pratik> 在 2025-06-17 上传 | 大小:9kb | 下载:0

[VHDL编程S9_PS2_LCD

说明:1、ps/2键盘输入,通过led显示ascii码 2、稍等1s可以在lcd上显示输入的字符 3、其中键盘上的backspce键是用来清屏的 4、当lcd上显示满字符时,在按下按键自动清屏,从第一行显示。-1, ps/2 keyboard input, through the led display ascii code 2, wait for 1s in the input character lcd display 3, in which key on the keyboard i
<袁方> 在 2025-06-17 上传 | 大小:9kb | 下载:0

[VHDL编程ucf

说明:xilinx fpga 约束文档,个拐角的对应关系 -xilinx fpga binding documents, correspondence between a corner
<朝阳区> 在 2025-06-17 上传 | 大小:9kb | 下载:0

[VHDL编程CPU

说明:cup developed by scope verilog
<wei chenghao> 在 2025-06-17 上传 | 大小:9kb | 下载:0
« 1 2 ... .06 .07 .08 .09 .10 3111.12 .13 .14 .15 .16 ... 4310 »

源码中国 www.ymcn.org