资源列表

« 1 2 ... .35 .36 .37 .38 .39 3140.41 .42 .43 .44 .45 ... 4310 »

[VHDL编程UART_Xilinx_vhd

说明:USB IPcoreIP核 包含文档(带说明)-USB IPcoreIP core includes a document (with instructions)
<tom> 在 2025-06-14 上传 | 大小:8kb | 下载:0

[VHDL编程verilog

说明:通过I2C接口读写EEPROM 在本项目中,我们利用Verilog HDL实现了部分I2C总线功能,并能够通过该总线对AT24C02进行读写操作。为了便于观察读写eeprom的结果,我们将读写的数据同时显示在七段数码管上,并设定读写的数据从0到255不断循环,这样就可以方便进行比较。 -Through the I2C interface to read and write EEPROM in this project, we use Verilog HDL to achieve some o
<andy> 在 2025-06-14 上传 | 大小:8kb | 下载:0

[VHDL编程kechengsheji

说明:基于VHDL语言的一款功能很好的整点报时计时系统。-VHDL language features based on a very good time the whole point timekeeping system.
<ximei> 在 2025-06-14 上传 | 大小:8kb | 下载:0

[VHDL编程trafficlight

说明:已应用在北京某校园内的交通灯控制程序,可以自动控制,手动控制,可以输入设定时间等等。verilog源代码-Has been used in a Beijing campus traffic light control procedures can be automatic, manual control, you can enter the set-up time, etc.. verilog source code
<johnnyz> 在 2025-06-14 上传 | 大小:8kb | 下载:0

[VHDL编程UART1X

说明:code spimaster a de transmissor receptor
<rl2009> 在 2025-06-14 上传 | 大小:8kb | 下载:0

[VHDL编程processor

说明:verilog program for alu
<saiprasanth> 在 2025-06-14 上传 | 大小:8kb | 下载:0

[VHDL编程shuzizhongcankaoverilog

说明:这是我设计数字钟参考资料,还不错,适合初级verilog选手参考使用,一定得先看懂了一些设计,自己上手才会快。-This is my digital clock reference design, but also good for junior players for reference verilog, must first understand some of the design, their own will get started soon.
<战神> 在 2025-06-14 上传 | 大小:8kb | 下载:0

[VHDL编程LPC2DDR2

说明:Module Function Descr iption: This module allows a SPI ROM to be used in a LX/CS5536 system. Details are below: 1.Provide a memory window to the SPI EPROM at FFF80000h-FFFFFFFFh (512KB). 2.Provide an interface to the SPI bus to allow the
<吴羽中> 在 2025-06-14 上传 | 大小:8kb | 下载:0

[VHDL编程contador

说明:Is small module of 7-segments of 5 digits
<Pedro> 在 2025-06-14 上传 | 大小:8kb | 下载:0

[VHDL编程calculator

说明:此源码为在xilinx环境中用VHDL实现计算器,实例可用xcs40xl-4-pq208戓xc2s100-6pq208FPGA来实现-The source code in xilinx environment using VHDL implementation calculators, examples can be xcs40xl-4-pq208 Ge xc2s100-6pq208FPGA to achieve
<cherry> 在 2025-06-14 上传 | 大小:8kb | 下载:0

[VHDL编程add_16bits

说明:這是16bits加法器,利用verilog程式撰寫-adder-19bts
<鍾潤宏> 在 2025-06-14 上传 | 大小:8kb | 下载:0

[VHDL编程C_8259.vhd

说明:一种简单的C-8259示例程序,为中断控制程序设计提供基础。 -a kind of CONTROLER。
<杨金磊> 在 2025-06-14 上传 | 大小:8kb | 下载:0
« 1 2 ... .35 .36 .37 .38 .39 3140.41 .42 .43 .44 .45 ... 4310 »

源码中国 www.ymcn.org