[VHDL编程] SRC

说明：流水线CPU的verilog实现，包含id，if，ex，mem等部分的源码-an implementation of Pipelined CPU in verilog
<zyh> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] RTL

说明：UART 具有rtl ,实验测试可用，已用于实际工程中-UART has rtl, experimental tests are available, it has been used in the actual project
<alex> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] DC-Adder_Array

说明： 要求采用快速进位链（Look Ahead）设计一个21位加法器； 2) 采用结构化的设计方法，所有加法器均采用步骤1）的21位加法器； 3) 在加法器阵列中加入流水线结构（Pipelinc），输入连续送数，输出连续出结果，流水线填满后每拍输出一个结果； -1) requires the use of fast carry chain (Look Ahead) design a 21-bit adder 2) the use of structured design metho
<李少博> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] modelsim

说明：一款用于扩频通信发射系统的CPLD程序，基本的QPSK调制-A used in spread spectrum communication system of CPLD program, basic QPSK modulation
<猫神> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] code

说明：razor flipflop used in multiplier for error detecting
<shiny> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] extension_booth

说明：A razor based booth multiplier is used for error detecting
<shiny> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] SPI--Verilog

说明：非常好用的spi veilog代码，适合学习，里面的注释及讲解非常精准-Very easy to use spi veilog code, for learning, inside and on the very accurate comments
<田勇> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] sd_test

说明：sd 卡初始化，读写测试 xilinx spartan6 fpga-sd card initialization, read and write test xilinx spartan6 fpga
<雷一鸣> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] N-DtoA-VHDL-AMS

说明：下面是一个混合信号的例子,是一个N位D/A转换器的VHDL-AMS描述-The following is an example of a mixed signal that is a N bit D/A converter described in VHDL-AMS
<杜子腾> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] AES_core

说明：蓝牙AES编码，希望对深入了解蓝牙开发的人有帮助-Bluetooth AES coding, and I hope people understand Bluetooth development help
<李华> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] cpu

说明：一份精简指令cpu源代码，用verilog编写，已经通过仿真验证，可以模块化移植。-This is a file of cpu code. The cpu is risc cpu. It is simulated and verificated.And the cpu can be transplanted as a module.
<耿瑞> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] traffic_controller

说明：一款交通灯控制芯片的verilog源码，该源码通过仿真并在FPGA上运行成功，可以实现上位机操作控制交通灯的工作模式：两相模式和四相模式。上位机操作通过串口调试助手来完成。源码中与上位机的接口采用的是UART接口。-This is a verilog code for a kind of traffic light controller. The code was simulated and verificated on FPGA. When the code works on FPGA, it
<耿瑞> 在 2025-06-09 上传 | 大小：7kb | 下载：0