[VHDL编程] endatreduced

说明：endat2.2协议对应的驱动模块代码，适用于开发面向海德汉编码器反馈环控制模块-endat2.2 driver module corresponding to the protocol codes, for developing suitable feedback loop Heidenhain encoder control module
<苟李> 在 2025-06-09 上传 | 大小：7kb | 下载：1

[VHDL编程] vscnfet_1_0_1

说明：CNFET VS-MODEL verilog-A 描述，用于Hspice仿真模型，优化MOSFET性能- stanford
<kasang> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] SIN_COS

说明：fpga产生正弦波形，sin_cos，modelsim仿真通过-fpga generate sin waveform,test passed
<haoluo> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] crc16

说明：一个实现CRC16的VHDL代码，以及说明CRC计算的原理和方法。(a VHDL code for CRC16.)
<camelcc > 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] CSA464

说明：Verilog - Combinational part of Carry-Save adder, 4 operands 64-bits
<ody > 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] 0263

说明：Thermonuclear using weighting factors Can realize the two-dimensional data clustering, For lack of EMD.
<fiukangning > 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] fir

说明：　　电源滤波器是由电容、电感和电阻组成的滤波电路。滤波器可以对电源线中特定频率的频点或该频点以外的频率进行有效滤除，得到一个特定频率的电源信号，或消除一个特定频率后的电源信号。(Power filter is composed of capacitance and inductance and resistance of filter circuit.Specific frequency of the filter to the power cord or the point that the
<6Andd7 > 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] sequential detector

说明：verilog 固定序列检测器，能够检测10111序列，波形无误。适合Verilog初学者学习(Verilog fixed sequence detector)
<章荣 > 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] khatd

说明：It comprises aircraft flight attitude control, such as slip angle, tilt angle, roll angle, pitch angle, Including AHP, factor analysis, regression analysis, cluster analysis, Face Recognition light treatment method.
<bradab > 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] CANNY

说明：对特定图片进行canny边缘检测。首先是高斯模糊，然后sobel算子处理，再局部极大值确定，最后阈值判断。(Canny edge detection for a particular picture. The first is the Gauss fuzzy, and then the Sobel operator is processed, and then the local maximum is determined, and finally the threshold is judged
<TonytheGreat > 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] lab5

说明：Verilog lab5 is used for learning vivado
<Chappa > 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] program

说明：Built in self test to such that it generates non redundant inputs to tester using the concept of galois based primitive polynomial.
<Bela > 在 2025-06-09 上传 | 大小：7kb | 下载：0