[VHDL编程] std_logic_arith

说明：一个用于转换设置，以及签署SMALL_INT，整数，STD_ULOGIC，STD_LOGIC和STD_LOGIC_VECTOR比较函数。-A set of arithemtic, conversion, and comparison functions for SIGNED, UNSIGNED, SMALL_INT, INTEGER,STD_ULOGIC, STD_LOGIC, and STD_LOGIC_VECTOR.
<heyan12121> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] chap3

说明：verilog, please download and excise-verilog,please download and excise
<wang> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] programtested7.27

说明：可综合的信道估计模块，包括解OFDM，解导频，用于8x8，2048点的OFDM信号的信道估计-Channel estimation can be integrated module, including the solution OFDM, pilot solution for the 8x8, 2048 points of OFDM signals in channel estimation
<赵剑雄> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] dcs

说明：vhdl source code is very good
<mora> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] nios_ii_licheng

说明：nios ii初学例程,初学者非常有用。-nios ii easy get starting.
<Han Yunbo> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] locatQR2d

说明：二维条码处理。一些代码，不是很全，仅供参考-something of 2dbarcode
<彭青峰> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] XillinxFor_CKJH

说明：北京百科融创科技有限公司编写的DSP与FPGA接口通信程序源码-Financial Innovation Technology Co., Ltd. Beijing encyclopedia written DSP and FPGA Interface Communication Source
<zhaojun> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] vhdl

说明：用vhdl实现的抢答器程序。正弦波，锯齿波，三角波发生器程序。基于pwm技术的数码流水灯程序。计数器程序。-Responder with vhdl implementation process. Sine wave, sawtooth wave, triangle wave generator program. Pwm technology based on digital light process flow. Counter program.
<杨雨> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] 109

说明： VGA时序,作者：QQ 64134703 ，电子毕业设计，欢迎咨询 -VGA timing, of: QQ 64134703, e-graduate design, please consult
<黄先生> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] S5

说明：VERILOG SOURCE CODE FOR N MODULO COUNTER
<SUNIL> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] xifeng-bianxian

说明：光栅尺数据采集信号的细分辨向电路，是gdf文件，非常直观方便！-Grating data acquisition signals subdivision circuit is gdf file, very intuitive and convenient
<小胡> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] FT2232H_USB_Core

说明：在FPGA外扩用FT2232 实现UART TO USB 2.0 的通信。-The FT2232H is a USB2.0 Hi-Speed USB Device to FIFO IC. This core allows the use of this chip with an FGPA design in high speed FT245 style synchronous FIFO mode. Data rates up to 25 mbytes/s can be achieve
<李涛> 在 2025-12-25 上传 | 大小：6kb | 下载：0