[VHDL编程] 20051230

说明：电子密码锁程序，密码输入正确之后，锁就打开，如果输入的三次的密码不正确，就锁定按键3秒钟，同时发现报警声-Electronic code lock procedure, enter the correct password, the lock will open, if entered incorrect password three times, on the lock button 3 seconds, also found the sound alarm
<谭桢> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] SPI_Interface

说明：SPI接口的vhdl代码，可以实现与单片机的spi通信，完整的工程-SPI interface of the VHDL code can be achieved with SCM spi communication, complete works
<wanyou2345> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] Uart_Send

说明：UART的完整发送程序，包括完整的工程核源代码。-UART to send the complete procedure, including the complete source code of nuclear engineering.
<wanyou2345> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] jtag_uart_0

说明：jatag在nios环境下的接口代码，可在ISE或quartus下完成调试-Nios jatag environment in the interface code, can be accomplished under the ISE or Quartus debugging
<> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] PCR

说明：本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用Verilog HDL 语言进行编程。-This procedure is in the transport stream during transmission of program the clock to carry out field testing and modification, using Verilog HDL language programming.
<yagebu> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] create_new_component

说明：sopc 中，新建component。详细介绍了如何根据HDL代码生成黑盒的过程。-SOPC, the new component. Described in detail how the HDL code generation black-box process.
<wangxue> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] 1

说明：根据交通灯控制器的功能与要求，将其总体电路分为分频器、信号控制器两个模块。-According to the traffic light controller functions and the requirements of the overall circuit is divided into its divider, the signal controller two modules.
<li> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] SimpleBehavioralSRAMModel

说明：HC164用来驱动数码管以及LED指示灯，动态扫描数码管的是利用视觉暂留的特性进行显 示景物引起人的视觉印象，在景物消失后还能在视网膜上保持0。1秒的时间叫做视觉暂 留。可以将数据刷新速率可以为10Hz(0.1s)，同时我们需要对四位数据进行扫描，因此 数据刷新速率最低应该为10Hz×4。最高可以为50MHz(HC164可以工作在50－175MHz)。 根据实际情况我们可以定为 762.939453125 = 50MHz因此接口处led,seg_value,dot数据的变化速率最
<食肉鸟> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] lcd

说明：利用FPGA驱动LCD显示中文字符的VHDL程序-Use of FPGA-driven LCD display Chinese characters of the VHDL program
<朱传雨> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] baweichufaqi

说明：介绍了利用VHDL实现八位除法,采用层次化设计,该除法器采用了VHDL的混合输入方式,将除法器分成若干个子模块后,对各个子模块分别设计,各自生成功能模块完成整体设计,实现了任意八位无符号数的除法。 -Introduced the use of VHDL to achieve eight division, the use of hierarchical design, the divider using VHDL mixed-input methods, will be divided in
<佘斌> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] dallas_one-wire

说明：dallas one wire的VHDL实现方式,比较常用的.-dallas one wire to achieve the VHDL approach commonly used.
<陈> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] ahbapb

说明：AMBA2.0标准的AHB2APb桥，代码通过验证-AMBA2.0 standard AHB2APb Bridge, through the verification code
<LIANG> 在 2025-06-09 上传 | 大小：4kb | 下载：2