[VHDL编程] pc_cfr_test_v3_1c

说明：一个关于降低现代通信系统中高峰均比信号的matlab算法，对于研究数字预失真基于FPGA实现的有一定作用！-A modern communication system on the lower than the peak signal matlab algorithm for FPGA-based study of digital pre-distortion to achieve a certain effect!
<baomeng> 在 2025-06-24 上传 | 大小：3kb | 下载：0

[VHDL编程] DAC0832-VHDL-design

说明：DAC0832接口的VHDL设计实现。利用硬件描述语言在FPGA上实现DAC功能。-DAC0832 interface VHDL design and implementation. Using hardware descr iption language DAC function in the FPGA.
<元泽怀> 在 2025-06-24 上传 | 大小：3kb | 下载：0

[VHDL编程] filter

说明：基于verilog硬件描述语言的滤波器设计，便于开发者从理论到实现-Verilog hardware descr iption language based on the filter design, ease of developers from theory to implementation
<baomeng> 在 2025-06-24 上传 | 大小：3kb | 下载：0

[VHDL编程] BT656_RGB

说明：BT656转RGB的算法实现代码，使用VORILOG语言编写-BT656-->RGB, verilog
<王斌> 在 2025-06-24 上传 | 大小：3kb | 下载：0

[VHDL编程] rs232-demo-for-send-welcome

说明：这个一个用于fpga上面的串口调试程序，基于vhdl语言编写，可实现welcome字符的现实功能。-Fpga above this one for the serial debugger, based on vhdl language, the reality can be realized characters welcome feature.
<tiger> 在 2025-06-24 上传 | 大小：3kb | 下载：0

[VHDL编程] Src

说明：关于nios，可以点亮LED,希望对大家有用。 -About nios, you can light up LED, want to be useful. About nios, you can light up LED, want to be useful.
<小龙> 在 2025-06-24 上传 | 大小：3kb | 下载：0

[VHDL编程] DIV16

说明：DIV在编程中又叫做整除，即只得商的整数。DIV16实现16位的整除，一般用在分频。-DIV in the programming, also known as divisible, that' s only an integer. DIV16 to achieve 16-bit divides, usually used in frequency.
<吴海勇> 在 2025-06-24 上传 | 大小：3kb | 下载：0

[VHDL编程] frequency5x2

说明：frequency5x2实现频率的分频，5*2即实现10分频，主要用于满足有些控制类的频率时钟。-frequency5x2 realize the frequency divider, 5* 2 frequency of achieving 10 points, mainly used to control the class to meet some of the frequency of the clock.
<吴海勇> 在 2025-06-24 上传 | 大小：3kb | 下载：0

[VHDL编程] ADC0809

说明：內有3個ADC0809-动态显示C語言源碼-There are three ADC0809-C language source code dynamic display
<asheng> 在 2025-06-24 上传 | 大小：3kb | 下载：0

[VHDL编程] dtmf

说明：dtmf 8880 tx phone ca-dtmf 8880 tx phone call
<israel lavie> 在 2025-06-24 上传 | 大小：3kb | 下载：0

[VHDL编程] modelsim-examples

说明：这两个examples 的源码是modelsim 自带教程里面最重要的两个！但是其中一个（memory）在大多是安装文件目录下没有，但是又很有用，我找了好久才找到,PDF上说这几个文件在：<modelsim安装目录>\examples\memory\verilog下:dp_syn_ram.v,ram_tb.v,sp_syn_ram.v 但是找过的人都知道，一般的版本下面都没有这个源码。我分享一下，方便大家查找！-These two examples of the source is
<jjl> 在 2025-06-24 上传 | 大小：3kb | 下载：0

[VHDL编程] PID

说明：PID控制，采用VHDL代码实现，整个实体模块由三个vhdl文件组成，仅供参考和学习；-PID control, the use of VHDL code, the entire entity vhdl module consists of three files, for reference and learning
<youlijun> 在 2025-06-24 上传 | 大小：3kb | 下载：0