[VHDL编程] lowpower-multiplier

说明：32位无符号低功耗的乘法器,经过10000次测试,用smic.13工艺,DC综合后,延时为8ns,功耗仅为635uw.-it is an unsigned 32bit multiplier.100000 benchmarks have been tested and all of them passed. With smic 0.13um process library, after disign complier analysis, the clock period is 8ns,and th
<> 在 2025-06-18 上传 | 大小：3kb | 下载：0

[VHDL编程] adder1

说明：adder Ripple Carry Adder(RCA) 􀂄 Carry Look-ahead Adder(CLA) 􀂄 Block Ripple Carry Adder(BRCA) 􀂄 Two-Level Carry Look-ahead Adder-Ripple Carry Adder(RCA) 􀂄 Carry Look-ahead Adder(CLA) 􀂄 Block Ripple
<ra> 在 2025-06-18 上传 | 大小：3kb | 下载：0

[VHDL编程] 8b10b_enc

说明：vhdl语言编写，8b10b解码器模块设计-vhdl language, 8b10b Decoder Module
<何沐> 在 2025-06-18 上传 | 大小：3kb | 下载：0

[VHDL编程] digital-frequency-meter

说明：VHDL实现的 数字频率计 数字频率合成DDS-VHDL implementation of the digital frequency meter DDS
<zeng32> 在 2025-06-18 上传 | 大小：3kb | 下载：0

[VHDL编程] fuzzyip

说明：这是一个我写的关于模糊控制的IP核，简单高效，其中包括寄存器文件等非常全面。-This is a fuzzy control I wrote about the IP core, simple and efficient, including.
<刘洪朋> 在 2025-06-18 上传 | 大小：3kb | 下载：0

[VHDL编程] testbench

说明：一个简单的testbench示例，显示基本用法-testbench examples
<peter> 在 2025-06-18 上传 | 大小：3kb | 下载：0

[VHDL编程] uart2iic

说明：uart2iic using - Verilog source for I2C module
<sik> 在 2025-06-18 上传 | 大小：3kb | 下载：0

[VHDL编程] iso14443

说明：13.56MRFID__iso1443协议__NIOS II的实现-13.56MRFID__iso1443 agreement __NIOS II implementation
<刘全义> 在 2025-06-18 上传 | 大小：3kb | 下载：0

[VHDL编程] URAT

说明：串行通信接口UART设计，串行通信接口是指将构成字符的每个二进制数据位，依据一定的顺序传送的通信方法。-UART serial communication interface design, serial communication interface refers to the form of binary data bits per character, based on a certain order to send the communication method.
<chenquan> 在 2025-06-18 上传 | 大小：3kb | 下载：0

[VHDL编程] scan

说明：分时总线切换电路。将3个四位二进制数据分时送到七段显示译码器电路和芯片外部的译码驱动电路，-Sharing the bus switching circuit
<成思远> 在 2025-06-18 上传 | 大小：3kb | 下载：0

[VHDL编程] 1

说明：计数显示电路。由十进制计数器模块（BCD_CNT）、分时总线切换电路模块（SCAN）和七段显示译码器电路模块（DEC_LED）构成。输入端口为为十进制计数器时钟clk，异步复位清零信号reset，分时总线切换电路时钟clkdsp。在reset信号为1时，电路复位不工作；在reset信号为0时，在每个clk的上升沿计数器将加1。在每个clkdsp的上升沿将会改变对三个数码管的扫描选通。输出端口为数码管选通信号sel（两位），输出到七段数码管的数据信号ledout（七位）。-Count displa
<成思远> 在 2025-06-18 上传 | 大小：3kb | 下载：0

[VHDL编程] 3

说明：序列检测器。用于检测一组由二进制码组成的脉冲序列信号，在数字通信中有着广泛的应用。当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出A，否则输出B。由于这种检测的关键在于正确码得收到必须是连续的，这就要求检测器必须记住前一次的正确码以及正确序列，直到在连续的监测中所收到的每一位码都与预置的对应码相同。在监测过程中，任何一位不相等都将回到某一状态（并不一定是初始状态）。-Sequential detector
<成思远> 在 2025-06-18 上传 | 大小：3kb | 下载：0