[VHDL编程] RS232RefComp

说明：rs232基于vhdl语言的 uart通信模块 -language based on vhdl uart rs232 communication module
<李宁> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] counter100

说明：VHDL语言 FPGA 一百进制计数器 元件例化方法-VHDL, FPGA hundred cases of binary counter element method
<李宁> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] altpll0

说明：锁相环的使用 可以倍频或者分频 可以最多四个输出-Your use of Altera Corporation s design tools, logic functions --and other software and tools, and its AMPP partner logic --functions, and any output files from any of the foregoing --(including device programmin
<benben> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] des_crypt_vhdl.tar

说明：Simple implementation of classic DES unix crypt()
<thefre> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] RS232RefComp

说明：rs232 接口程序程序 fpga开发版程序-rs232 interface to fpga Developer Program Program Program
<jimmy> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] VHDL_Elimination-of-key-jitter

说明：基于VHDL语言下的消除键抖动程序设计，很简单易懂的-Elimination of key jitter
<vanrry> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] traffic_led(verilog)

说明：交通灯verilog源码，在实验板上测试通过-Verilog source of traffic lights, the board tested in experiment
<强人> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] countdown

说明： Please read your package and describe it at least 40 bytes in English. System will automatically delete the directory of debug and release, so please do not put files on these two directory.
<vishal> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] fenpinqi

说明：用Verilog语言写的三分频电路所需要的代码-Written in third with Verilog code required frequency circuit
<微臣> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] GCD_Calculator

说明：GCD_calculator in verilog
<Moganeshwaran> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] counter_0---to---999

说明：VHDL Counter 0 to 999. Structural programming.
<alonso> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] counter24

说明：在数码管上实现24进制计数，当计数达到23时下一次再来脉冲，计数器归零，同时进位端置一-It is a counter base-24
<杨洋> 在 2025-06-08 上传 | 大小：3kb | 下载：0