[VHDL编程] generadorfrecuencia

说明：Frecuenzy generator with the following in and out, Frecuencia : IN STD_LOGIC_VECTOR(3 DOWNTO 0) CLK : IN STD_LOGIC CLKOut : OUT STD_LOGIC-Frecuenzy generator with the following in and out, Frecuencia : IN STD_LOGIC_VECTOR(3 DOWNTO 0
<jgc> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] top_module

说明：OFDM Gaurd Detector, Symbol length = 1024 & Gaurad Length = 256, and test bench written in verilog!
<apourbakhsh> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] ps2

说明：基于fpga的ps2键盘接口程序，通过它能够实现ps键盘的输入，里面的工程都完成，可以直接使用-Fpga based on the ps2 keyboard interface program through which to achieve ps keyboard input, which the projects are completed, can be used directly
<jim> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] FIFO

说明：基于fpga的异步FIFO的设计和实现源代码-Fpga-based asynchronous FIFO design and implementation of source code
<liyaning> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] md5

说明：hash algorithm-- md5
<arsha> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] FineMeasure

说明：a ranging fine measure function
<CC83> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] uart

说明：vhdl code that s used to programming uart
<stevanus edwin> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] CRC-Generator-for-Verilog-or-VHDL

说明：CRC Generator for Verilog or VHDL-CRC Generator for Verilog or VHDL
<wz> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] LZY

说明：基于FPGA的软FIFO代码实现，双时钟，异步。VERILOG-FPGA-based soft FIFO code, two clocks, asynchronous. VERILOG
<liuzongyi> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] WBIIC

说明：基于IIC Controller实现的对TP401视频解码芯片的工作模式配置。-IIC Controller implementation based on the TP401 video decoder chip mode configuration.
<左左> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] 2to10

说明：2 to 10 bcd under vhdl langage in maxplus2 good one
<adam> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] fpgadrv

说明：arm平台下对FPGA的linux驱动。fpga实现多内核的仲裁策略-platform for FPGA-arm linux driver. fpga arbitration multi-core strategy
<yaqiang> 在 2025-06-08 上传 | 大小：3kb | 下载：0