[VHDL编程] DDS

说明：使用VHDL开发的DDS程序，简单实现，进行相关硬件配置后即可使用-You can use the DDS program developed using VHDL, simple implementation, related hardware configuration
<guo> 在 2025-07-25 上传 | 大小：5.62mb | 下载：0

[VHDL编程] Multifunction-modem-based-on-VHDL

说明：调制解调器是在发送端通过调制将数字信号转换成模拟信号，而在接收端通过解调将模拟信号转换为数字信号的一种装置。这个程序用VHDL语言编写，实现了二进制振幅键控（2ASK）的调制与解调；二进制频移键控（2FSK）的调制与解调，二进制相位键控（2PSK）的调制与解调过程。 多功能调制解调器-The modem is modulated by the transmission side converts the digital signal into an analog signal by the de
<李丽> 在 2025-07-25 上传 | 大小：1.68mb | 下载：0

[VHDL编程] 1540000000000031952_taxi

说明：一个基于FPGA使用VHDL语言编译的出租车计价器，在Xilinx ISE环境下编译-An FPGA using VHDL language compiler taxi meter, compiled under Xilinx ISE environment
<梅木每> 在 2025-07-25 上传 | 大小：5.36mb | 下载：0

[VHDL编程] TouchPad

说明：一个触摸屏打地鼠小游戏 ，利用VHDL实现，在Xilinx ISE环境下编译。-A touch-screen play hamster game, using the VHDL implementation, compiled under Xilinx ISE environment.
<梅木每> 在 2025-07-25 上传 | 大小：8.34mb | 下载：0

[VHDL编程] Verilog-Files---551

说明：Programmable IIR Filter written in Verilog and its respective modules.
<Karan> 在 2025-07-25 上传 | 大小：5kb | 下载：0

[VHDL编程] SDRAM_96M_UART_TestOK

说明：SDRAM_96M_串口实验OK 一个项目工程，硬件包含Altera FPGA，SDRAM，串口，使用verilog-SDRAM_96M_ serial experiments OK a project engineering, hardware contains Altera FPGA, SDRAM, serial port, using verilog
<李家发> 在 2025-07-25 上传 | 大小：966kb | 下载：0

[VHDL编程] DACtoADCtoSPI_Triangle1

说明：DACtoADCtoSPI_Triangle1.zip 一个项目工程，硬件包含Altera FPGA，SDRAM，串口，使用verilog-DACtoADCtoSPI_Triangle1.zip a project engineering, hardware contains Altera FPGA, SDRAM, serial port, using verilog
<李家发> 在 2025-07-25 上传 | 大小：119kb | 下载：0

[VHDL编程] 5-example_IR_1

说明：基于altera EP4C FPGA的红外解析,协议格式为NEC protocol-FPGA, EP4C, NEC protocol
<Sum> 在 2025-07-25 上传 | 大小：4mb | 下载：0

[VHDL编程] jishuxianshi

说明：用VHDL语言，实现计数显示电路的设计。-Using VHDL language, counter display circuit design.
<严力> 在 2025-07-25 上传 | 大小：1kb | 下载：0

[VHDL编程] greytobinary

说明：grey to binary converter in vhdl
<aviraj> 在 2025-07-25 上传 | 大小：38kb | 下载：0

[VHDL编程] adder

说明：四位二进制串行加法器 VHDL语言 EPM240 数字逻辑实验-Four serial binary adder VHDL language EPM240 digital logic test
<> 在 2025-07-25 上传 | 大小：13kb | 下载：0

[VHDL编程] AD_SAMPLE_PHASE_MATLAB

说明：测试多通道AD同步采集信号的相位差,经过实际项目验证-test multi-channel AD sample signal s phase
<杨凯强> 在 2025-07-25 上传 | 大小：3kb | 下载：0