[VHDL编程] CD-ROM-code-(verilog-hdl)

说明：数字信号处理的fpga实现 第2版-光盘源码（verilog HDL）-Fpga implementation of digital signal processing 2nd Edition- CD source (verilog HDL)
<周诚> 在 2025-06-08 上传 | 大小：348kb | 下载：0

[VHDL编程] vhdl

说明：开发板，初步功能，LED，串口等程序模块-develop board
<苏先生> 在 2025-06-08 上传 | 大小：14.76mb | 下载：0

[VHDL编程] vhdl-Classic-examples

说明：提供了很多常用的硬件描述语言的算法，如移位器，计算器，与或非门的基本写法-Provides many commonly used algorithms hardware descr iption language, such as shifters, calculators, and basic wording of NOR gates, etc.
<以利亚> 在 2025-06-08 上传 | 大小：165kb | 下载：0

[VHDL编程] std_logic_1164

说明：VHDL的基本库，是学习VHDL的最原始也是最好的资料，代码很规范-VHDL basic library, learning VHDL most original and best information, the code is standardized
<以利亚> 在 2025-06-08 上传 | 大小：4kb | 下载：0

[VHDL编程] std_logic_unsigned

说明：VHDL的基本库，讲述基本类型的操作，重载等等，代码很规范-VHDL basic library, describes the basic types of operations, overloading, etc., the code is standardized
<以利亚> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] txt_util

说明：VHDL库，仿真时使用的，包括打印，类型转换等实用的操作-Practical operation VHDL library, using simulation, including print, type conversion, etc.
<以利亚> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] Multi-function-digital-clock

说明：QuartusII开发的EDA 采用两个双十进制计数器74390 以及其他部件 组成了具有暂停 清零 调时针 调分针 12 24进制转换 整点报时等功能的多功能数字钟-QuartusII EDA developed using two pairs of decimal counter 74390 as well as other components of tune with the suspension cleared tone hour minute 1224 hex conversion
<pan> 在 2025-06-08 上传 | 大小：5kb | 下载：0

[VHDL编程] lab2_pci

说明：XILINX官方提供的PCI协议芯片设计的参考代码，具有相当高的参考价值。-PCI protocol chip design reference code XILINX official, with a very high reference value.
<DR.Y> 在 2025-06-08 上传 | 大小：26kb | 下载：0

[VHDL编程] lab1_trx

说明：XILINX官方提供的高速串行收发器的设计源码具有很高的参考价值。-HIGH SPEED SERIAL TRANCIEVER
<DR.Y> 在 2025-06-08 上传 | 大小：19kb | 下载：0

[VHDL编程] CCSDS_H1_yxiao

说明：CCSDS标准的LDPC编码的MATLAB仿真源码-CCSDS standard LDPC coding MATLAB simulation source
<DR.Y> 在 2025-06-08 上传 | 大小：561kb | 下载：0

[VHDL编程] 8B_10BENCODER

说明：基于8B10B的编解码模块的设计，使用verilog HDL语言，具有实用价值。-8B10B encoder
<DR.Y> 在 2025-06-08 上传 | 大小：362kb | 下载：0

[VHDL编程] pwm

说明：VERILOG 学习第一课，输出一定占空比方波-VERILOG learn the first lesson, a certain duty cycle square wave output
<YSH> 在 2025-06-08 上传 | 大小：238kb | 下载：0