[VHDL编程] mmuart_latest.tar

说明：uuart 串口的verilog 源码实现，欢迎下载使用. uart 串口 verilog-uuart serial verilog source implementation, welcome to download
<dodoo123> 在 2025-06-14 上传 | 大小：3kb | 下载：0

[VHDL编程] i2c_reg

说明：用verilog实现的一个从机的I2C通信模块，测试通过可用，已经在项目用的了！-Using verilog achieve a slave I2C communication module, the test is available, has been used in the project!
<linhanxiong> 在 2025-06-14 上传 | 大小：3kb | 下载：0

[VHDL编程] SRAM6bit

说明：sram 6bit仿真模型，verilog编写-sram 6bit simulation model, verilog prepared
<> 在 2025-06-14 上传 | 大小：3kb | 下载：0

[VHDL编程] uart

说明：使用altera公司的NIOS核完成串口通信开发-Use altera NIOS core company completed the development serial communication
<马福博> 在 2025-06-14 上传 | 大小：3kb | 下载：0

[VHDL编程] fpga_uart

说明：verilog编写的简单串口收发代码，quartues II 下cyclone II 测试通过-prepared by the simple serial transceiver verilog code, quartues II test under the cyclone II
<polun> 在 2025-06-14 上传 | 大小：3kb | 下载：0

[VHDL编程] adcontrol

说明：采用VHDL编写的FPGA的AD转换读取逻辑。AD器件为TI ADS7961 -FPGA using VHDL prepared to read the AD conversion logic. AD device is a TI ADS7961
<raoxixin> 在 2025-06-14 上传 | 大小：3kb | 下载：0

[VHDL编程] sigma-delta-adc-example

说明：sigma-delta adc 示例代码-sigma-delta adc example
<张斗> 在 2025-06-14 上传 | 大小：3kb | 下载：0

[VHDL编程] D-type-flip-flop

说明：设计一个D型触发器，输入CK（时钟信号, ↑表示上升沿时刻），D（数据），Clear端（“0”时清零），输出Q-Design of a D-type flip-flop, the input CK (clock signal, ↑ indicates rising time), D (data), Clear end (" 0" is cleared), the output Q
<许光达> 在 2025-06-14 上传 | 大小：3kb | 下载：0

[VHDL编程] qjq

说明：通过ISE软件采用VHDL语言实现1位全加器的功能-Through the ISE software using VHDL language a full adder function
<卢晓伟> 在 2025-06-14 上传 | 大小：3kb | 下载：0

[VHDL编程] UART_VERILOG

说明：该程序实现在ALTERA FPGA 上使用VERILOG HDL语言实现串口通信。-The program in ALTERA FPGA VERILOG HDL language used on serial communication.
<ccy> 在 2025-06-14 上传 | 大小：3kb | 下载：0

[VHDL编程] CHUANKOU

说明：通过对时钟分频，串口接收和发送以及串口调试程序的编写实现数据的接受和发送-Through the clock divider, and a serial port receive and transmit serial debugging procedures for the preparation of the receiving and sending data
<李永超> 在 2025-06-14 上传 | 大小：3kb | 下载：0

[VHDL编程] FIFO-Controller-with-LFSR

说明：FIFO Controller With LFSR
<hadimk> 在 2025-06-14 上传 | 大小：3kb | 下载：0