[VHDL编程] wb_flash_latest[1].tar

说明：flash 控制器，用verilog描述，希望对大家有帮助-flash controller!
<罗锋> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] 42cb47db-de04-443e-ac41-d950bce5756a

说明：vhdl uart代码，自己调试用的，大家指点，支持一下-vhdl uart
<zengwu> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] timer

说明：计时器的Verilog描述 CPU设计者可以借鉴 -Verilog decription of the timer in processors
<Dee> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] fifo1k_32

说明：PCI 数据采集控制卡的内部 FIFO处理代码-Data Acquisition and Control Card PCI internal FIFO handling code
<dalchan> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] Lab5a

说明：A C example to use DMA on Nios II platform
<gios78> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] stbc

说明：STBC的硬件实现源代码，用Verilog语言写的-STBC hardware to achieve source code, written using Verilog language
<周金喜> 在 2025-12-18 上传 | 大小：2kb | 下载：1

[VHDL编程] deb_dump_memory

说明：Verilog與debussy使用memeory的範例-Debussy using Verilog and the example of memeory
<蕭鴻森> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] FIFO

说明：用verilog实现异步FIFO，代码中有两个模块，使用时注意顶层模块和底层模块，用quartus2即可打开直接使用。-Verilog using Asynchronous FIFO, the code has two modules, when the attention of top-level module and the bottom module, with direct access to open quartus2.
<杨帆> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] sfifo_srl

说明：针对XILINX FPGA特有的SRLC16E器件，实现的同期FIFO. 特点：宽度深度可配置，面积小。-SRLC16E Based Synthesise FIFO Implement by Xilinx FPGA. The Size is small and FIFO Width, Length can be configured.
<seiya> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] ddr2_hamdec64

说明：VHDL实现的64bit海明码解码模块。 可适用于 Xilinx FPGA, Altera FPGA。-VHDL Implement 64bit Hamming Code （decode）
<seiya> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] eda

说明：这是基于vhdl的电子密码锁课程设计代码-This is based on the electronic code lock vhdl curriculum design code
<???> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] ami

说明：ami编解码程序,用VHDL语言编写的，仅供参考-AMI encode decode
<杨杨> 在 2025-12-18 上传 | 大小：2kb | 下载：0