[VHDL编程] VHDLshili

说明：此内容为VHDL设计实例 一共有三个都是关于数字钟的功能要求的 但是没有说明 能看懂就行-The contents of VHDL design examples are a total of three functional requirements on the digital clock in but did not say can read on-line
<贵树生> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] muxsend

说明：调用已绑定的网口 发送vlan包。适用于再次开发中遇到网口已被底层绑定的需求。-Call the net mouth has been bound to send vlan packets. For re-development of the net mouth has been encountered in the bottom bound needs.
<ak23> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] pll1

说明：sdram控制器pll命令接口模块的VHDL源程序文件，可直接用-sdram pll
<liuzhijun> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] jkmk

说明：用EDA编的程序 是关于电子钟的很有参考价值-The program is compiled with the EDA on the electronic clock of great reference value to
<姚杰> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] GAFF

说明：伽罗华域GF（q）乘法器设计,完整的源代码。-Galois field GF (q) multiplier design, the complete source code.
<dayu1994> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] manchester

说明：verolog语言编写，功能如标题所示。有问题请联系mxkmxm@126.com-verolog language, functions such as the title indicates. There are problems, please contact mxkmxm@126.com
<莫新康> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] shixuzhuangtaiji

说明：verolog语言编写，功能如标题所示。有问题请联系mxkmxm@126.com-verolog language, functions such as the title indicates. There are problems, please contact mxkmxm@126.com
<莫新康> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] shuzhuanglvboqi

说明：verolog语言编写，功能如标题所示。有问题请联系mxkmxm@126.com-verolog language, functions such as the title indicates. There are problems, please contact mxkmxm@126.com
<莫新康> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] weisuijixuliesheji

说明：verolog语言编写，功能如标题所示。有问题请联系mxkmxm@126.com-verolog language, functions such as the title indicates. There are problems, please contact mxkmxm@126.com
<莫新康> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] clock

说明：verilog hdl代码 实现显示在数码管上显示时间，日期-verilog hdl code to achieve control in the digital display shows time, date. .
<Along> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] FIFO

说明：
<陈辉> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] digital_send_receive

说明：verilog 编写代码 实现功能数字信号的发送和接收-verilog to write code to achieve functionality to send and receive digital signals
<文一左> 在 2025-06-15 上传 | 大小：2kb | 下载：0