[VHDL编程] ee

说明：一个七段解码器模块，c2～c0是解码器的3个输入，当输入值不同时，输出不同的字符。如表中所示，当输入值为100～111时，输出空格，即数码管全暗。七段数码管的不同段位用数字0～6表示，注意七段数码管是共阳极的，即各管段输入低电平时，数码管亮；否则数码管暗。 -A seven-segment decoder module, c2 ~ c0 is a 3 input decoder, when the input value is not the same time, the output of d
<潘小丽> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] filter

说明：program d un filtre passe bas ordre 30
<YASSINE> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl-lizi

说明：vhdl语言应用举例，例子程序，简单的程序例子，入门者学习用，vhdl语言应用举例，例子程序，简单的程序例子，入门者学习用-vhdl language application example, example program, a simple program example, beginners learn to use, vhdl language application example, example program, a simple program example, beginner
<jerry> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] 75_RAM

说明：vhdl语言写的ARM程序，语法举例使用，实用模块， -ARM program written in vhdl language, grammar, for example the use of practical modules, vhdl language to write the ARM program, the syntax for example the use of practical modules,
<jerry> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] booth_mult

说明：VHDL code for Booth multiplier for 32bit input
<yeah1982> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] rgb2yuv

说明：用VHDL和verilog编写的RGB颜色空间到YUV颜色空间的转换程序, 是FPGA视频处理中的常用程序!-Written in VHDL and verilog using RGB color space to YUV color space conversion process is commonly used in video processing FPGA program!
<gilbert> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] msk

说明：fsk调制的verilog源代码，对于学习通信和微电子的人应该会有帮助-fsk verilog source code modulation, communications and microelectronics for the study should be helpful people
<李博> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] CPU

说明：Cpu with 8 bits in VHDL verilog Code
<guilherme> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] DU

说明：Register Module with 8 bits at vhdl code
<guilherme> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] floatmultiplierVHDL

说明：32为浮点数乘法的vhdl源代码，嵌入式系统中有可能会用到，基于fpga硬件实现-32 for the floating point multiplication vhdl source code, embedded systems may be used, based on fpga hardware
<刘业超> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] floatadder

说明：浮点数的加法，基于vhdl语言实现，在电机控制中经常使用-Floating point addition, based on vhdl language, often used in motor control
<刘业超> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] 32jie-vhdl-fir

说明：32阶数字滤波器 没有时间来得及精简 不好意思了的说 呵呵 -32-order digital filter is not time enough time to streamline embarrassed to say Oh
<哈飞> 在 2025-06-11 上传 | 大小：2kb | 下载：0