资源列表
[VHDL编程] firfilterr
说明:this is a coding file for FIR filter in vhdl<rakhi> 在 2025-12-20 上传 | 大小:2kb | 下载:0
[VHDL编程] deltasigmaconverter
说明:this code for delta to sigma converter-this is code for delta to sigma converter<rakhi> 在 2025-12-20 上传 | 大小:2kb | 下载:0
[VHDL编程] displayHELLO
说明:verilog语言编写,在altera公司的de2实验板上实现八个数码管循环显示HELLO-verilog language, in the experimental altera de2 board to achieve the company' s eight digital control loop shown HELLO<luping> 在 2025-12-20 上传 | 大小:2kb | 下载:0
[VHDL编程] trlin_celan
说明:useful project in verilog hdl, named pong<aklepo> 在 2025-12-20 上传 | 大小:2kb | 下载:0