[VHDL编程] VHDL-Waveform-source

说明： I/V转换波形输出,可生成三角波、锯齿波、方波、和正弦波等常用波形。-I/V converter output waveforms can be generated triangle wave, sawtooth wave, square wave, and other commonly used sine wave.
<obu> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] HDB3-Coding

说明：HDB3码编码程序，能将普通码编码为HDB3码，输出中11代表V，10代表B，01代表01,00代表0，程序经仿真通过。-HDB3 coding procedures, able to encode common code HDB3 code, representative of the output of 11 V, 10 on behalf of B, 01 representatives on behalf of 01,00 0, the program adopted by the si
<李志强> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] Multiplier

说明：VHDL语言设计的乘法器，经过试验箱测试通过，用试验箱的8个拨码开关输入数字，按键按下输出结果。-VHDL language design of multiplier, after chamber test, with the chamber of the 8 DIP switch input numbers, key press output.
<李志强> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] Adder

说明：VHDL语言设计的加法器，在试验箱上使用8个拨码开关设置要加的2个数，按键按下输出相加的结果，在试验箱上测试通过。-Adder VHDL language design, in the chamber using the DIP switch setting 8 to 2 to add the number of keys pressed result of the addition output of the chamber on the test.
<李志强> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] Marquee

说明：VHDL语言设计的跑马灯程序，使用8段数码管，并能递减计时，计时时间到蜂鸣器响声输出，数据在数码管上滚动显示，在试验箱上测试通过。-Marquee VHDL language design process, with 8 of the digital control, and can decrease time, time time to sound the buzzer output, data on the digital scroll in the chamber on the test.
<李志强> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] dwt2d

说明：discrete wavelet transform - 2d
<SHRAVAN GARLAPATI> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] testDWT2D

说明：2d discrete wavelet transform.
<SHRAVAN GARLAPATI> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] LTC1407A_SPI_Example

说明：ltc1407A spi core example
<Hoang> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] ISE_lab5

说明：使用VHDL 语言编写7 段数码管显示程序， 掌握数码管的驱动方法。使用USB 电缆或并口下载线下载逻辑电路到FPGA，并 调试电路使其正常工作。-Using the VHDL language 7-segment display program, for digital control of the driving method. Using the USB cable or parallel port download cable to download logic to FPGA,
<> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] DataCntrl

说明：系统由 DataCntrl.vhd 和RS232RefComp.vhd 模块构成。该模块能和PC 机的RS232 终端 （比如PC 机上的串口调试工具程序）以波特率9600 通信。-System consists of DataCntrl.vhd and RS232RefComp.vhd module. The module can and PC-RS232 terminal (such as PC, the serial debugging utility) to 9600 baud co
<> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] clock

说明：用VHDL 语言设计数字钟，实现在数码管上显示分钟和秒，并且可以手动调节分钟， 实现分钟的增或者减。该设计包括以下几个部分： （1）分频电路的设计，产生1Hz 的时钟信号，作为秒计时脉冲； （2）手动调节电路，包括“时增”“时减”“分增”“分减”。 （3）时分秒计时电路。 （4）7 段数码管显示电路。-Design with VHDL, digital clock, to achieve in the digital display minutes and seconds,
<> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] encode

说明：sourcecode for 8b10b encoder
<manjunath> 在 2025-06-16 上传 | 大小：2kb | 下载：0