资源列表
[VHDL编程] MPDU_ASSEMBLER
说明：G.hnMAC层功能代码，实现了MPDU的资源调度-G.gn MAC codeG.gn MAC codeG.gn MAC code<liliang> 在 2025-06-17 上传 | 大小：2kb | 下载：0
[VHDL编程] rs-enc-255-239
说明：rs encoder21-rs encoder2111111111222222222222222222222222222222222<Root> 在 2025-06-17 上传 | 大小：2kb | 下载：0
[VHDL编程] filter_stage1
说明：虑波器，可综合代码风格，易懂，好理解。十六位的-Recorder, which can be integrated code style, easy to understand, easy to understand<孟哲> 在 2025-06-17 上传 | 大小：2kb | 下载：0
[VHDL编程] filter_stage2
说明：滤波器，三十二位的，可综合代码，易懂好理解-Filter, Thirty, and can be integrated code, to understand better understanding<孟哲> 在 2025-06-17 上传 | 大小：2kb | 下载：0
[VHDL编程] tb_ahb_master
说明：一种基于双ＡＨＢ Ｍａｓｔｅｒ接口的片上ＤＭＡ控制器实现方法-failed to translate<youyou> 在 2025-06-17 上传 | 大小：2kb | 下载：0
[VHDL编程] VGA_Controller
说明：vga显示模块，用于DE2-115开发板，把处理好的RGB数据经由VGA输出-vga display<张晖> 在 2025-06-17 上传 | 大小：2kb | 下载：0
[VHDL编程] VHDL-radar
说明：脉冲多普勒雷达回波信号相干积累的VHDL源程序-Coherent pulse Doppler radar echo signal accumulation VHDL source code ，it is easy to use<> 在 2025-06-17 上传 | 大小：2kb | 下载：0
[VHDL编程] adder_32bit
说明：以ISE为平台，用Verilog编写的32位全加器模块，只需在Top模块中调用即可-The ISE as a platform, written with Verilog 32-bit full adder module, simply call the module to Top<熊思源> 在 2025-06-17 上传 | 大小：2kb | 下载：0
[VHDL编程] verilog-programs
说明：These are first programs of my asic and fpgas lab.This folder contains simple half adder and its test bench using verilog language.Then it also contains 4 to 1 mux using two 2 to 1 muxes.Then its also has its test bench to check the code.These progra<gul> 在 2025-06-17 上传 | 大小：2kb | 下载：0
[VHDL编程] ourdev_536707
说明：AVR硬件TWI（I2C）读写PCF8563和AT24C64的源程序-AVR hardware TWI (I2C) and the AT24C64 the source code to read and write PCF8563<詹从阳> 在 2025-06-17 上传 | 大小：2kb | 下载：0