[VHDL编程] abmodp

说明：加运算法中的求佘运算。abmodp.generate the control signals for calculating abmodp-Increase in the demand algorithm She operations. abmodp.generate the control signals for calculating abmodp
<qinlong`> 在 2025-06-07 上传 | 大小：2kb | 下载：0

[VHDL编程] manchester

说明：曼彻斯特和差分曼彻斯特编码的实现 分析：曼彻斯特编码是将每个码元的中央实现跳变，具体的码字表示为：1->10,0->01.-Direct code
<snoopy> 在 2025-06-07 上传 | 大小：2kb | 下载：0

[VHDL编程] seg

说明：七段数码管显示，用CASE语句描述各种开通状态-Seven-Segment LED display, with the CASE statement describes the status of various open
<陈国宏> 在 2025-06-07 上传 | 大小：2kb | 下载：0

[VHDL编程] uart

说明：串口发送和接收，异步串口中的发送和接收模块，功能较为简单。-Serial transmission, asynchronous serial port of the sending module, function is relatively simple.
<wei> 在 2025-06-07 上传 | 大小：2kb | 下载：0

[VHDL编程] New-Folder

说明：sequence generator using VHDL
<Arun C S> 在 2025-06-07 上传 | 大小：2kb | 下载：0

[VHDL编程] timer

说明：verilog秒表fpga 4位数码管显示-verilog digital display stopwatch 4
<刘欣> 在 2025-06-07 上传 | 大小：2kb | 下载：0

[VHDL编程] LCD

说明：It is source code of Timer used LCD module
<Spizero> 在 2025-06-07 上传 | 大小：2kb | 下载：0

[VHDL编程] fenpin

说明：3分频和1.5分频，可通过此思路进行奇数分频-1.5 and 3 frequency division
<徐震柳> 在 2025-06-07 上传 | 大小：2kb | 下载：0

[VHDL编程] DS1302_HDL

说明：DS1302的HDL控制代码哦，源代码哦-DS1302 control of HDL code Oh, oh source code
<Michael> 在 2025-06-07 上传 | 大小：2kb | 下载：0

[VHDL编程] Practica-9

说明：DAC code to generate triangular signal fpga
<Jacob> 在 2025-06-07 上传 | 大小：2kb | 下载：0

[VHDL编程] Practica-4

说明：vhdl code: crossover
<Jacob> 在 2025-06-07 上传 | 大小：2kb | 下载：0

[VHDL编程] alu-10-10

说明：16位运算器，包含+、-、与或非、移位等功能，内部指定a、b、cin，输入clk与rst，输出16位y与c\z标志位-16-bit arithmetic unit, including+,-, and or, shift and other functions, within the specified a, b, cin, input clk and rst, 16-bit output y and c \ z flag
<张海洋> 在 2025-06-07 上传 | 大小：2kb | 下载：0