[VHDL编程] de2_audio_if

说明：audio codec wm8731 wolfsom in verilog. custom project
<Andrey> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] ___parallel_add0

说明：sum ololo bugaga altera master quartus do you need more?
<olololollolololollo> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] sdirx

说明：GV7601 GSPI驱动程序 配置GV7601 支持loopback环路输出 -GV7601 GV7601 GSPI driver configuration supports loopback loop output
<sunisi2008> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] alert

说明：eda电子钟闹钟模块的实现 -digital clock alert digital clock alert digital clock alert digital clock alert
<yuchen> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] M12

说明：VHDL硬件描述语言实现M12序列，可以用作白噪声，码率可调-VHDL hardware descr iption language M12 sequence can be used as white noise, adjustable rate
<hongkun> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] Ram_FIFO

说明：VHDL硬件语言实现FIFO，管道,经过测试，很好用-VHDL hardware language FIFO, pipe
<hongkun> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] pjt

说明：NIOS-II中PIO模拟的IIC驱动控制MT9M034摄像头-PIO simulated IIC driver control MT9M034 camera based on NIOS_II core
<lefroyguo> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] multiclock

说明：以VHDL为基础的多功能数字钟的实现功能程序，包括时钟，闹钟，计数等功能。-In VHDL-based implementation of multi-function digital clock procedures, including clock, alarm clock, counting and other functions.
<Nevermore> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] dspafpga

说明：dsp与fpga通信的verilog程序，强烈推荐欢迎参考-dsp and fpga verilog communication program, it is strongly recommended to welcome reference
<> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] TLC549_ADC

说明：AD转换经过测试之后验证，能稳定输出采样数据，达到基本的设计要求和功能。-Tested verified after AD conversion, can stabilize the output sample data, designed to meet the basic requirements and capabilities.
<珍宝> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDL

说明：It is a VHDL program
<nhat> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] CRC

说明：CRC检验以及并行校验源代码基于veriloghdl-CRC check and verify the source code is based on the parallel veriloghdl
<mayunfeng> 在 2025-06-21 上传 | 大小：2kb | 下载：0