资源列表

« 1 2 ... .32 .33 .34 .35 .36 3737.38 .39 .40 .41 .42 ... 4310 »

[VHDL编程FFT-VHDL-source-code

说明:FFT的FPGA源码VHDL,代码说明在代码文件内有注释。-FPGA FFT VHDL source code
<冰凝> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程LCD-Verilog

说明:LCD显示控制Verilog代码。可实现lcd数字显示。代码来自ALTER红色飓风开发板。-LCD Verilog
<ouhongshi> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程piccdecetuclk

说明:PICC ISO14443A decoder
<luxiaodong> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程mod15adder_LIUZHIWEI-

说明:模15加法器,能够完成7段译码以及设计了控制器来控制LED的输出-Module 15 adder, to complete the 7 segment decoding and the design of the controller to control the output of LED
<Jim> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程RSFQ_Adder

说明:fpga implementation of rsfq adder using verilog code
<karthick> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程jingsai

说明:微机原理课程实验应用,竞赛抢答器的设计,文本档-Microcomputer Principle Course Laboratory applications, Contest Responder design, text files
<gl> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程AsynCFIFO

说明:跨时钟域,异步的FIFO,利用指针移动,数据不移动,通过两级锁存消除跨时钟域的信号竞争-Cross clock domains and asynchronous FIFO, use the pointer to move, do not move the data, eliminating cross clock domain signal through a two-stage competition latch
<李少博> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程VGA

说明:VGA 640*480 controlling and blanking signal in Verilog HDL .
<Dikshant Pandey> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程LED

说明:LED流水灯程序,可以实现安50分频的频率流水,文件中值包含了必要的.v文件,具体工程需要自己创建-LED light water program, can realize frequency water, Ann 50 points frequency value of the file containing the necessary. V file, need to create your own specific project
<mikegody> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程counter

说明:Verilog语言编写的8进制同步、异步加法计数器-Verilog language octal synchronous, asynchronous addition counter
<> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程key_detect

说明:由verilog编写的简单的按键消抖模块。主要是由“电平检查模块”和“10ms延迟模块”组合合成。-Verilog prepared by the simple key debounce module. Mainly synthesized by a combination of level examination module and module 10ms delay
<陈忠德> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程ds18b20

说明:完成DS18B20单总线温度传感芯片的控制和读取,将数据16位并行传出-Complete chip DS18B20 single bus temperature sensor control and read, 16 bit parallel data coming
<高飞> 在 2025-06-22 上传 | 大小:2kb | 下载:0
« 1 2 ... .32 .33 .34 .35 .36 3737.38 .39 .40 .41 .42 ... 4310 »

源码中国 www.ymcn.org