[VHDL编程] tenbench

说明：硬件描述语言,verilog HDL,实现了解码器的设计-hardware descr iption language, verilog HDL, the decoding of Design
<时峰> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] counter1

说明：vhdl 计数器源程序，大家看看吧 vhdl 计数器源程序，大家看看吧-vhdl counter source, we see it vhdl counter source, we see it
<张三> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] SPtransform

说明：Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。-Verilog HDL Series and the preparation of the conversion. I used iout types. Includes source and test papers. Modsim compiler used.
<曹光明> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] DataConverter

说明：利用VHDL语言实现8位到32位的双向数据转换-use VHDL 8-32 two-way data conversion
<dole> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] bingzhuanchuan

说明：这是一个用VHDL语言编写的并口转串口程序，在altera开发系统下验证通过，运用于开发板与计算机之间的通信，源程序可以提供参考-This is a use of the VHDL language Parallel to Serial procedures, In altera development system under test passed, the development of applied between the panels and computer communicatio
<华涛> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] CU.v

说明：
<ansiwei> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] compDIVIDER

说明：基于VHDL语言描述的一个分频器，根据端口值，可作为四分频，八分频等分频器使用。-based on VHDL descr iption of a divider, according to port value, as a quarter of frequency, Frequency Divider interval such use.
<djksdf> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] mcuconnect

说明：基于VHDL语言开发的mcu与外部器件的接口程序，解决了高速mcu与低速外部器件的接口问题。-based on VHDL development mcu with external device interface, mcu solve the high-speed and low-speed external device interface.
<djksdf> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] I486bus

说明：基于VHDL语言开发的I486总线接口程序。实现了一个三态的总线，可保证数据的正常传输。-based on VHDL development of the I486 bus interface procedures. Implementation of a three-state bus can ensure that the normal data transmission.
<djksdf> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] yiwei

说明：跑马灯-是移位寄存器 有6个灯，无延时entity-Bomadeng-shift register is a six lights, without delay entity
<123> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] SPI_verilogHDL

说明：本原码是基于Verilog HDL语言编写的，实现了SPI接口设计，可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功.-primitive code is based on Verilog HDL language, and achieving the SPI interface design, FPGA can be used to achieve agreement SPI interface design. MAXII success
<jevidyang> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] pwm_higt

说明：modelsim设计的可调占空比的方波程式-modelsim designed adjustable duty cycle of the square wave program
<yanfei> 在 2025-06-23 上传 | 大小：1kb | 下载：0