资源列表
[VHDL编程] 8adderverilog
说明:8位加法器的实现,非流水线结构,很不错。我测试过,效率比较高-8-bit adder realization, non-pipelined structure, is pretty good. I<张明> 在 2025-06-22 上传 | 大小:1kb | 下载:0
[VHDL编程] ds18b20vddl
说明:传感器ds18b20 与 FPGA 通信 实现方式-Sensor DS18B20 way communication with the FPGA<石平政> 在 2025-06-22 上传 | 大小:1kb | 下载:0