[VHDL编程] uriscram

说明：RAM存储器： 设定16 个8 位存储单元。如果read= 1 则dataout<=mem(conv_integer(address)). 如果write= 1 则mem(conv_integer(address))<=datain. -RAM memory: Set 16 8 memory cell. If read = 1 is dataout
<良芯> 在 2025-08-14 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo8x9

说明：8位深，9位宽FIFO VHDL源码设计，如需改进可在此基础上扩展-8 deep, 9-bit wide FIFO VHDL source design, for improving on this basis can be extended
<lxy> 在 2025-08-14 上传 | 大小：1kb | 下载：0

[VHDL编程] dianzizhong

说明：用vhdl编写的简易电子中设计，经过测试成功，且用记事本上载，无需阅读器进行阅读。-Use of VHDL in the preparation of simple electronic design, has been tested successfully, and use Notepad to upload without reader reading.
<stone> 在 2025-08-14 上传 | 大小：1kb | 下载：0

[VHDL编程] keyq

说明：用FPGA 是先键盘的程序，is good for you -FPGA is the first keyboard to use the procedure, is good for you
<fei> 在 2025-08-14 上传 | 大小：1kb | 下载：0

[VHDL编程] notetabs

说明：正弦波VHDL语言~~~ ~~~ ~~~`-Sine wave VHDL language ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ `
<2312> 在 2025-08-14 上传 | 大小：1kb | 下载：0

[VHDL编程] main

说明：altera de2 sd 卡源程序。调试成功的-altera de2 sd card source. Debugging success
<娟娟> 在 2025-08-14 上传 | 大小：1kb | 下载：0

[VHDL编程] B_to_D

说明：用VHDL语言将二进制数据转换成十进制数据，并将十进制的每一个位分离出来单独存放。使用状态机实现，程序简单，仿真效果很理想，占用可编程器件的资源较少。-VHDL language with the binary data into decimal data and decimal places separated from each store individually. Realize the use of state machine, the program is simple, simul
<yato_logo> 在 2025-08-14 上传 | 大小：1kb | 下载：0

[VHDL编程] pi_ctrl

说明：VHDL实现PI调节的算法。内部使用整数计算，避开了浮点数的运算。仿真结果正确-VHDL realize PI regulator algorithm. Internal use integer calculations to avoid the floating point arithmetic. The simulation results correctly
<刘新> 在 2025-08-14 上传 | 大小：1kb | 下载：0

[VHDL编程] frequency_division

说明：任意奇数分频，只要修改N即可实现 可验证-Arbitrary odd-numbered sub-frequency, as long as the modified N can realize verifiable
<ly> 在 2025-08-14 上传 | 大小：1kb | 下载：0

[VHDL编程] CORRECE

说明：使用MATLAB完成CDMA系统的相关接收机，其中哈达码矩阵为128阶，仿真比特信噪比为-10DB-CDMA system using MATLAB to complete the relevant receivers, which Hadamard matrix of 128 bands, simulation-10DB-bit signal to noise ratio for
<王莉> 在 2025-08-14 上传 | 大小：1kb | 下载：0

[VHDL编程] rake

说明：使用matlab实现cdma 系统的rake接收机，比较最大比合并，等增益合并和选择性合并接收算法的性能-脢 鹿 脫脙matlab脢渭脧脰cdma 脧渭脥 鲁 渭脛rake 陆 脫脢脮 禄煤 拢 卢 卤 脠 陆 脧 脳 卯
<王莉> 在 2025-08-14 上传 | 大小：1kb | 下载：0

[VHDL编程] cic_dec_8_three

说明：cic_dec_8_three CIC 文件的ＶＨＤＬ-cic_dec_8_threeCIC documents VHDL
<ouyang> 在 2025-08-14 上传 | 大小：1kb | 下载：0