[VHDL编程] ad_conv

说明：利用CPLD来控制AD进行电压采样，并将采样值输出-CPLD to control the use of AD to voltage sampling, and sampling the value of output
<帅> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] voltage_measure

说明：利用CPLD对输入信号测量幅度，保存数值-The use of CPLD measurement range of the input signal, save value
<帅> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] dig_scan

说明：将AD采样的八位比特转化为十进制数值大小，并用数码管动态显示-The AD sample into the eight-bit decimal numerical size, and dynamic display with digital control
<帅> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] loopdisp

说明：利用CPLD控制六个数码管动态显示所要显示的数值-CPLD to control the use of six LED dynamic display to display the numerical
<帅> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] QPSK

说明：OFDM系统中的QPSK调制，实用verilog编程，用于FPGA设计-for ofdm system
<周美红> 在 2025-06-19 上传 | 大小：1kb | 下载：2

[VHDL编程] led

说明：此源码可以在EASYFPGA是实现跑马灯程序-led
<yu> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] MAC_rd

说明：DM9000A读寄存器模块, verilog HDL-read DM9000A registers ， in verilog HDL
<machenghai> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] clk_div

说明：一个时钟分频模块,in verilog hdl-clock division module in verilog hdl
<machenghai> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] qam16

说明：OFDM系统中的QAM调制，用verilog语言编写，用于FPGA设计-QAM modulation for OFDM system
<周美红> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] EDA

说明：设信号ＣＨ表示计算路程脉冲，每０.１公里变化一个周期．出租车三公里内为起步价７.０元，超过三公里，每公里２.４元．设置一个开车键，停止状态按动一次表示开车，开车状态按动一次表示下车．一个暂停键，暂停是停止收费，再次按动继续收费．七段码显示当前价格和路程．且所有七段码为动态显示． 如果有谁会的话，帮帮忙吧，写些主要的程序就行了-Established that the calculation of CH distance signal pulse, 0.1 kilometers of each
<毛庆柱> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] account

说明：Verilog 实现的电话计费器 信号定义：decide： 电话局反馈回来的信号，代表话务种类，“01”表示市话，“10”表示长话，“11”表示特话；-Verilog-based telephone billing device
<chenk> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] pingpangqiuyouxi

说明：设计一个乒乓球游戏机，该机模拟乒乓球比赛的基本过程和规则，并能自动裁判和计分。 1、 使用乒乓球游戏机的甲乙双方各在不同的位置发球或击球。 2、 乒乓球的位置和移动方向有灯亮及依次点燃的方向决定，球移动的速度为0.1~0.5S移动一位。使用者根据球的位置发出相应的动作，提前击球或出界均判失分。设计者可按过网击球来设计，也可按乒乓球移动到对方第二盏灯亮后方可击球来设计。 3、 比赛用21分为一局来进行，甲乙双方都应设置各自的计分牌，任何一方先计满21分，该方就算赢了此局。当计分牌清零后
<离火> 在 2025-06-19 上传 | 大小：1kb | 下载：0