[VHDL编程] ca

说明：基于vhdl/verilog的gps接收机伪随机码产生程序。已经过仿真综合。-Based on vhdl/verilog of the gps receiver pseudo-random code generation process. Simulation has been integrated.
<包鼎华> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] division1

说明：基于vhdl/verilog的18位除法器程序。已经过仿真和综合。-Based on vhdl/verilog program for 18-bit divider. Has been simulation and synthesis.
<包鼎华> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] div_8

说明：八位除法器 VHDL实现 八位除法器 VHDL实现-8-Bit divider 8-Bit divider 8-Bit divider
<郑书鑫> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] AdderE

说明：synplify中tcl语言应用，使用AdderE八位全加器为例，介绍一个设计针对不同器件综合-synplify in the tcl language application, use AdderE eight full-adder as an example, an integrated design for different devices
<Henry> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] 4by4

说明：4输入，4输出，clos网络所用，有利于连接处理器和处理器，处理器和存储器传输数据。-4 inputs, 4 outputs, clos network use is conducive to connecting the processor and processor, processor and memory to transfer data.
<davidsun> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] 8255int

说明：8259芯片中断控制LED 扳动SP按钮 LED点亮或熄灭-8259 Interrupt Control LED flip-chip LED lit or extinguished SP button
<pretty> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] converter(D-B)

说明：用移位快速实现10进制转2进制，无需除法器-quick converter
<ASIC/FPGA> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] adder

说明：用vhdl实现加法器的功能，程序简介高效，移植性强-Vhdl adder with the realization of the function, procedures for efficient, portable and strong
<keyes wang> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] fuyongqi

说明：vhdl实现解复用器的功能，16位，高效移植性好-vhdl implementation demultiplexer function 16-bit, high efficiency and good graft
<keyes wang> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] clockbuffer

说明：clock buffer for xilinx spartan 3e
<MILIND> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] topsequence

说明：modeling of fsm in vhdl
<MILIND> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] sineWave

说明：在FPGA上产生正弦波输出， VHDL语言-In the FPGA to generate sine wave output, VHDL language
<Jim Lai> 在 2025-06-18 上传 | 大小：1kb | 下载：0