[VHDL编程] cpu_16bit

说明：design cpu 16 bits by verilog HDL.
<tommy> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] spi_master

说明：SPI接口的实现以及对外设的读写操作，其中包扩了几种工作方式，同时可以读取外设的版本号，传输速率可以达到2Mbps-SPI interface implementation, as well as read and write operations on the peripheral, which extended several work packages at the same time can read the version number of peripherals, transfer
<guoguo> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] contador_0a7

说明：contador de 0 a 7 que se reinicia
<LoboBlanco> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] szdyb

说明：基于Verilog HDL的数字电压表的程序-Verilog HDL-based procedures for the digital voltmeter
<xyj> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] 2

说明：simple code of some kind of base decoder based on verilog
<Tera> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] 3

说明：simple code based on verilog shifter , cla ,clg
<Tera> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] liushuideng

说明：这是led流水灯的vhdl描述，很好的啊-led s hdl describe
<blackstone> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] DATA_scramble

说明：扰码器的verilog实现,参考802.11a相关标准-Scrambler in verilog implementation
<> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] ctrl1

说明：密码锁 vhdl实现的密码锁 控制程序-mimasuo
<mengqingan> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] sqrt

说明：树式除法型开方器VERILOG实现,用于任意长度的无符号数的开方运算-Square root of the tree-type divider-type device to achieve VERILOG
<神气> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] 10010

说明：Verilog状态机设计-10010序列检测器-Verilog state machine design-10010 Sequence Detector
<txj> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] F5D

说明：这是用verilog硬件描述语言编的5分频代码-This is verilog hardware descr iption language code is compiled by five divider
<李松> 在 2025-06-18 上传 | 大小：1kb | 下载：0